基于FPGA的干涉型光纤水听器系统中FPGA与上位机通信设计.doc

基于FPGA的干涉型光纤水听器系统中FPGA与上位机通信设计.doc

  1. 1、本文档共31页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
摘 要干涉型光纤水听器作为一种新型的传感器系统,具有灵敏度高,抗电磁干扰与信号串扰能力强,耐高温,抗腐蚀的特点,被广泛应用于信号的实时采样设计中。本设计的主要目的就是将FPGA中的来自光纤干涉水听器的数据实时传输给上位机。 随着电子工业的发展,USB数据传输技术得到了普遍应用,其具有高速,高可靠性,和高度通用的特点。能够满足高速数据采样系统中数据实时传输的要求,经过与其他传输技术的比较,本方案采用基于FPGA的USB数据传输设计。设计主要从USB传输技术方案,通信协议以及驱动的一些基本知识入手,使用CY7C68013A传输控制芯片和EP2C8Q208C8 FPGA芯片完成了方案的详细设计。在Altera的FPGA的设计环境Quartus II下,使用VHDL语言完成了FPGA内部USB接口控制程序的编写和接口控制器的时序功能仿真。结合干涉型水听器的数据传输要求,编写数据产生模块结合USB接口控制程序完成模拟数据传输的时序功能仿真。结合实际修改CY7C68013的USB传输固件,结合开发板的调试软件,完成了模拟数据传输的硬件验证。 关键词: FPGA VHDL USB通信 光纤干涉水听器 业 设 计 外 文 摘 要 Title Transmission design between FPGA and host PC in fiber optic hydrophone Abstract Fiber optic hydrophone as a new type of sensor has a quality of high sensitivity. It can be used in the field with electromagnetic interference, high temperature or high corrosion. So it is widely used in the design of real time sampling system. The main purpose of this design is to transmit the data in FPGA which is from fiber optic hydrophone system to the host pc in real time . Along with the development of the electronic industry, USB data transmission technology is widely used with the character of high speed ,high reliability and universal property. So it meets the demand of the high speed data transmission in real time system. Compared with other technology I choice the USB data transmission based on FPGA design. This design mainly from the FPGA and USB type selection, the FPGA design process, USB2.0 communication protocol and some basic knowledge of driver.Then accordingly make the detailed design scheme with the USB controller chip CY7C68013A and the FPGA chip EP2C8Q208C8. Use the VHDL language and complete the program of FPGA internal USB interface controller with timing function simulation in the design environment under Quartus II. To meet with the data transmission request ,then compete the data generating module program which combined with the USB interface controller program to complete the data t

文档评论(0)

毕业论文 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档