原创力文档- 1、本文档共15页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
Application Report
Lit. Number – Month Year
CDCE62005 锁相环电路锁相环电路设计与应用设计与应用
锁相环电路锁相环电路设计与应用设计与应用
Steven Shi China Telecom Application Team
摘摘 要要
摘摘 要要
CDCE62005 是一个内置高性能 VCO 的时钟锁相环，具有非常好的相位噪声性能 （均值抖动1ps@10KHz--
20MHz ），可通过 SPI 接口配置不同的分频系数、电流增益及部分的电阻电容值选择等，电路设计中可灵活地改变
环路参数，以满足不同应用系统的需求。
本文通过介绍 CDCE62005 的工作特点，分析如何优化设计 CDCE62005 锁相环电路。通过把环路简化为二阶
和三阶模型，在获得最佳的锁相环性能下推算环路参数和元器件参数之间的关系，并对实际 4 阶的 CDCE62005 锁
相环电路进行仿真分析和实验测试，证明该简化是正确。
目目 录录
目目 录录
11 概述概述 3
11 概述概述
22 CDCE62005CDCE62005 介绍介绍 3
22 CDCE62005CDCE62005 介绍介绍
2.1 工作原理 3
2.2 CDCE62005 器件特点 4
33 CDCE62005CDCE62005 锁相环电路分析锁相环电路分析 5
33 CDCE62005CDCE62005 锁相环电路分析锁相环电路分析
3.1 环路参数与元器件参数 5
3.2 噪声模型 8
3.3 设计步骤 9
44 CDCE62005CDCE62005 锁相环电路设计锁相环电路设计 10
44 CDCE62005CDCE62005 锁相环电路设计锁相环电路设计
4.1 获取元器件参数 11
4.2 仿真分析 11
4.3 实验测试 13
55 总结总结 13
55 总结总结
66 参考资料参考资料 14
66 参考资料参考资料
图图
图图
1 CDCE62005 内部框图3
2 4 阶 2 型锁相环电路模型4
3 最佳稳定系统的环路相位裕量与开环 0dB 带宽6
4 锁相环噪声模型7
5 典型锁相环噪声传递特性8
6 参考时钟输入的相噪曲线9
7 开环传递函数12
文档评论（0）