FPGA与DDR2SDRAM互联的信号完整性分析.pdfVIP

CompuWrEngineeringandApplicationsSt算机工程与应用 FPGA与DDR2SDRAM互联的信号完整性分析 吴长瑞，岑 凡，蔡惠智 W U Changrui，CEN Fan，CAIHuizhi 中国科学院 声学研究所 ，北京 100190 InstituteofAcoustics，ChineseAcademyofSciences，Beijing100190，China W U Changrui，CEN Fan，CAI Huizhi．Analysis of signal integrity for interconneetion between FPGA and DDR2 SDRAM．ComputerEngineeringandApplications，2011，47(29)：158—160． Abstract：Thispaperdescribestheproblem ofsignalintegrity between Virtex-5 and DDR2 SDRAM interconnection．Itanalyzesits singalintegriyt ondifferenttopologiesinterconnectionthroughthemehtodofsimulationbeforePCB routing and afterhtecompletion ofPCB routing．The resultoftestonprototype machine demonstratesthatsuchhteory iseffectiveinhtedesign ofhigh—speedcircuit． Keywords：signalintegrity；Input／OutputBuffer Information Specification(IBIS)model；high—speed Printed CircuitBoard (PCB)design；HyperLynx simulation 摘 要：论述了Virtex．5和DDR2SDRAM在互联 中的信号完整性问题，利用前仿和后仿的措施分析和验证 了它们在不同互联拓 扑结构下的信号完整性。通过原型机的测试，验证 了该理论在高速电路设计中的应用有效性。 关键词：信号完整性；输入输 出缓冲器信息规范模型；高速印制电路板设计；HyperLynx4~-4％ DOI：10．3778~．issn．1002—8331．2011．29．045 文搴编号：1002—8331(2011)29-0158—03 文献标识码：A 中图分类 ：TN702 Vi~ex．5是一款支持最新一代高速存储器接 口的FPGA。 2 Virtex一5FPGA和DDR2SDRAM 联拓扑结构 DDR2SDRAM是一款采用源同步双数据速率技术的高速存储 设计采用一片Vhtex-5FPGA互联4片型号为MT47H128MI6 器件 ，目前可以支持高达667Mb／s的数据传输速率。工作在如 的DDR2SDRAM。每片DDR2sDRAM包含 16bit的数据线。 此高的时钟频率下，数据有效窗口迅速减小。如何在更小的数 4片DDR2SDRAM形成64bit的数据总线与Vi~ex．5FPGA互 据有效窗口下满足时序要求是设计者 目前需要迫切解决的问 联。4片DDR2SDRAM共享地址线和控制命令线。数据线是 题。信号完整性是其中的关键影响因素之一。如果处理不当， 可能导致系统工作不稳定，甚至完全不工作”。本文着重从仿 点对点连接方式，拓扑结构简单。地址线和控制命令线的连接 真的角度分析系统设计以及板级设计中影响信号完整性的因 存在一个拓扑结构的选择问题。树形拓扑结构和菊花链式拓扑 素，并采取有效的控制措施，采用PCB前仿和PCB后仿的方法指 结构是两种常见的拓扑结构一。文章从仿真的角度分析上面 导电路设计，最后通过板卡控制器验征了该理论的应用有效陛。 两种不同拓扑结构下不同的端接方式对信号完整性的影响。