基于FPGA的电子时钟毕业设计论文.docVIP

Civil Aviation University of China 电子技术应用设计报告 基于FPGA的电子时钟设计 专 业： 通信工程 学 号： xxxxxxx 学生姓名： xxx 所属学院： 电信学院 任课教师： xxx  摘要 本设计采用EDA技术，采用原理图和硬件描述语言VHDL混合编程设计时钟逻辑系统，在QuartusII5.0工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的电子时钟。 本时钟系统主芯片采用EP1C6Q240C8N，具有显示时间、日期、时间及日期校准、整点报时、定时闹钟等功能。其中时间采用24小时循环计数，日期计数器具有闰年、月大、月小的判断并准确计数功能。通过按键控制可以实现：日期和时间的切换显示、日期和时间的校准、闹钟的开关控制。 关键词 ：FPGA；电子时钟；原理图；VHDL语言； Abstract In my design EDA technology is used, and I designed the clock logic system by means of schematic and VHDL hardware description language. Under Quar