SMP系统中听高速缓存一致性协议的设计.docxVIP

《并行程序设计与算法实践》要求学生在龙芯3A实验平台上设计并行算法并实现。实验平台由一块处理板、一块监控板和一块背板等组成。 实验平台的逻辑结构如图1所示。处理板承载4个处理单元，每个处理单元包括一个龙芯3A四核CPU、2GB DDR2内存、RTL8110千兆以太网卡芯片、BIOS Flash、串口收发芯片以及电源变换电路等。四个龙芯3A处理器通过网络实现互连。监控电路检测4个处理单元的状态，并实现对其控制。 图1 实验平台逻辑结构 实验平台的系统软件以开源软件为主（见图2），具有兼容性强、易维护、易升级、易使用等特点。处理单元操作系统为Debian GNU/Linux无盘系统，采用稳定高效的2.6.27内核。 图2 软件系统结构 要求同学在下面的实验中选一个题目，根据指导书实验方法和步骤独立完成某个实验内容。要求： （1）记录实验过程，重要步骤或者结论必须拷屏； （2）数据及结果分析：根据不同的实验内容，记录具体的实验数据或程序运行结果（要求拷屏）。实验数据量较大时，最好制成表格形式。附上程序功能、模块说明、完整源代码，源代码中尽量多带注释； （3）分析和总结：对程序与算法性能改进结论，总结和体会。 附录《并行程序设计与算法实践》实验题目，也可以自选课程要求的题目： 实验一 2–D Mesh互联网络构建及X–Y选路实现 实验二 SMP系统中帧听高速缓存一致性协议的设计 实验