毕业设计(论文)-基于FPGA的FIR数字滤波器的设计.doc

- PAGE V - 毕业设计（论文）任务书 毕业设计（论文）题目： 基于FPGA的FIR数字滤波器的设计 设计(论文)的基本内容： 根据数字滤波器的原理和结构，利用分布式算法和OBC编码原理，将数字滤波器分成四个模块来设计，即控制模块，输入模块，乘累加模块，以及锁存模块，各模块的设计是通过VHDL语言和电路来实现，并通过软件QuartusII进行仿真和综合。 毕业设计（论文）专题部分： 题目：　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　 设计或论文专题的基本内容： 学生接受毕业设计（论文）题目日期 　　　　　　　　　　　　　第　 　周 指导教师签字： 年 月 日 基于FPGA的FIR数字滤波器的设计 摘要 在现代电子系统中，FIR数字滤波器以其良好的线性特性被广泛使用，属于数字信号处理的基本模块之一。在工程实践中，往往要求对信号处理要有实时性和灵活性，而己有的一些软件和硬件实现方式则难以同时达到这两方面的要求。随着可编程逻辑器件和FDA技术的发展，使用FPGA来实现FIR滤波器，既具有实时性，又兼顾了一定的灵活性，越来越多的电子工程师采用FPGA器件来实现FIR滤波器。 本文对基于FPGA的FIR数字滤波器实现进行了研究。主要工作如下: (1)以FIR数字滤波器的基本理论为依据，使用分布式算法为滤波器的硬件实现算法，并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点，采用多块查找表和OBC编码方式使得硬件规模极大的减小。 (2)在设计中采用了层次化、模块化的设计思想，将整个滤波器划分为多个功能模块，利用VHDL语言和原理图输入两种设计技术进行了各个功能模块的设计，最终完成了FIR数字滤波器的系统设计。 (3)最后给出了采用FLEX10K系列器件实现一个16阶的FIR低通滤波器的设计实例，用QuartusII软件进行了仿真，并对仿真结果进行了分析，证明所设计的FIR数字滤波器功能正确。 仿真结果表明，本论文设计的滤波器硬件规模较小，采样率达到了8.8MHz。同时只要将查找表进行相应的改动，就能分别实现低通、高通、带通FIR滤波器，体现了设计的灵活性。 关键词：FIR数字滤波器；FPGA；分布式算法；OBC编码；查找表 Design of the FIR Digital Filter Based on FPGA Abstract In the modern electrical system，the FIR digital filter is used form any practical applications for its good linear phase character, and it provide an important function in digital signal processing design. In engineering practice, there is always a real-time and flexible requirement for signal processing. However, software and hardware techniques available for implementation are difficult to meet the demand for the two aspects in the same time. Along with the development of PLD device and EDA technology, more and more electrical engineers use FPGA to implement FIR filter, as it not only meet the real-time requirement, but also has some flexibility. In this paper, a method to implement the FIR filter using FPGA is proposed. The work mainly as follow: (1) According to the basic theory of FIR filters, a scheme of hardware implementation is worked out using distributed arithmetic algorithm. As the scale of the LUT in the distributed arithmetic algorithm is so large, the thesis reduc