计算机组成原理第五章 中央处理器[一].ppt

第五章 中央处理器 5.1 CPU的功能和组成 5.2 指令周期 5.3 时序产生器和时序控制方式 5.4 硬布线控制器 5.5 微程序控制器 5.6 微程序设计技术 5.1.2 CPU的组成 　1.控制器的构成 　(1)指令部件:完成取指令和分析指令。 　地址形成部件：根据机器所规定的各种寻址方式，用来生成操作数有效地址。 　(2)时序控制部件 　从宏观(即程序控制)上看，计算机的解题过程是指令序列的执行过程；从微观(即指令控制)上看，它又是微操作序列(即一个个微操作)的执行过程。一条指令的执行过程可以分解为若干简单的基本操作，称之为微操作。这些微操作信号是有严格的时间顺序要求的，不可以任意颠倒。时序控制部件的作用就是用来产生一系列时序信号，为各个微操作定时，保证各个微操作的执行顺序。　 (2)时序控制部件 脉冲源:用于产生一定频率的主时钟脉冲，一般采用石英晶体震荡器作为脉冲源。 启停电路：控制整个机器工作的启动与停止，即保证可靠地送出或封锁主时钟脉冲，控制时序信号的发生与停止。 时序信号发生器：用以产生机器所需要的各种时序信号，以便控制有关部件在不同的时间完成不同的微操作。不同的机器有不同的时序信号。在同步控制的机器中，一般包括周期、节拍、脉冲等三级时序信号。 (3)微操作控制信号发生器 　　不同的指令完成不同的功能，需要不同的微操作控制信号序列。每条指令都有自己对应的微操作序列。控制器必须根据不同的指令，在不同的时间，产生并发出不同的微操作控制信号，控制有关部件协调工作，完成指令规定的任务。 (4)中断控制逻辑 　　用以实现异常情况和特殊请求的处理。 (5) 程序状态寄存器PSR 　　用以存放程序的工作状态(如管态、目态等)和指令执行的结果特征(如ALU的运算结果为零、结果为负、结果溢出等)，把它存放的内容称为程序状态字(PSW)，表明了系统的基本状态，是控制程序执行的重要依据。 (6) 用于主存接口的寄存器 ○存储器地址寄存器(MAR):接受来自PC的指令地址，或来自地址形成部件的操作数地址，以确定要访问的单元。 ○存储器数据寄存器(MDR):亦称为存储器数据缓冲寄存器(MBR)。写入主存的数据一般先送至MDR，再送主存；从主存读出的指令或数据一般先送入MDR，再送指令寄存器。 ○主存接口寄存器MAR、MDR的作用： ----作为 CPU与主存、外设之间信息传递的中转站; ----补偿CPU与主存、外设之间操作速度的差别。 (7) 控制台：用于实现人与机器之间的通信联系，如启动或停止机器的运行、监视程序运行过程、对程序进行必要的修改或干预等。 2、CPU内部的寄存器设置 CPU内部一般都设置下列寄存器： 指令寄存器IR； 程序计数器PC； 累加寄存器AC； 程序状态寄存器PSR； 地址寄存器MAR； 数据缓冲寄存器MDR(或MBR)。 (1)累加寄存器AC 用于操作数和操作结果，例如一个加法操作，AC的内容作为作为一个操作数与另外一个操作数相加，结果送回AC。早期的机器只有一个累加器，一般采用隐含寻址的方法供程序使用。 随着计算机的发展，运算器结构从单累加器发展为多累加器，即通用寄存器组结构。 通用寄存器是一组程序可访问的、具有多种功能的寄存器。在指令系统中为这些寄存器分配了编号(或称寄存器地址)，可编程使用其中的某个寄存器。因为可以实现多种功能，如提供操作数、保存中间结果(即作累加器用)，或用作地址指针，或作为基址寄存器、变址寄存器、计数器等，因而称为通用寄存器。 IR、PC、PSR、MAR、MDR的作用前面已经作了介绍，此处不再赘述。 除了上述提到的寄存器外，CPU中还常设置一些程序不能直接访问、用于暂存操作数据或中间结果的寄存器，称为暂存器。 5.1.2 CPU的组成 　2.控制器的构成方式 　　 控制器的主要任务为根据不同的指令，不同的状态条件，在不同的时间，产生不同的控制信号，控制计算机的各部件协调地进行工作。故控制器的核心为微操作控制信号发生器(控制单元CU)。 　 　　　 根据产生微操作控制信号的方式不同，控制器可以分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型三种。 (1) 组合逻辑型 　　　这种控制器称为组合逻辑控制器，是用组合逻辑技术来实现的，其微操作信号发生器是由门电路组成的复杂树状网络构成的。这种方法是分立元件时代的产物，以使用最少器件数和取得最高操作速度为设计目标。 (2) 存储逻辑型 　　 这种控制器称为微程序控制器，采用存储逻辑实现，即将微操作信号代码化，使每条机器指令转化为一段微程序，存入控制存储器中，微操作控制信号由微指令