数字电子技术及应用第2版教学课件作者王成安毕秀梅3课件.pptVIP

第3章触发器与集成时基电路555 本章重点、难点 二、 同步触发器 由时钟控制的触发器叫做同步触发器。 状态图是反映触发器的状态转换与输入信号取值之间关系的几何图形，是描述触发器逻辑功能的另一种方法。 2、同步JK触发器 3、同步D触发器 4、T和T′ 触发器 如果把JK触发器的两个输入端J和K相连，并把相连后的输入端用T表示，就构成了T触发器。 三、集成触发器 边沿触发器只在时钟脉冲的上升沿（或下降沿）的瞬间，输出状态才根据输入信号做出响应。 3.2触发器的转换 一、JK触发器转换成D触发器 二、 JK触发器转换成T、T’触发器 三、D触发器转换成T、T＇触发器 3.3用555构成数字电路的三种最基本电路 一、 555时基电路的内部结构及其功能分析 2.功能分析 当6脚电压V6＞2VCC/3、2脚电压V2＞VCC/3时，比较器A1输出为0，A2输出为1，基本RS触发器被置0，VT饱和导通，3脚U0输出为低电平。 当V6＜2VCC/3、V2＜VCC/3时，比较器A1输出为1，A2输出为0,基本RS触发器被置1,VT截止， 3脚U0输出高电平。 当V6＜2VCC/3、V2＞VCC/3时，A1、A2的输出均为1，基本RS触发器的状态保持不变，因而VT和3脚U0的输出状态也保持不变。 二、时基电路555构成三种最基本的数字电路 1、用55