第三章VHDL语法.ppt

行为描述：一般采用进程语句（PROCESS）描述 三种描述方式的比较 VHDL顺序语句 例： architecture abc of example is signal c :STD_LOGIC; begin PROCESS(a,b) begin c<=a and b after 10 ns; a<=‘1’; b<=‘1’; b<=‘0’; out<=c; end process; end abc; 注意信号定义的位置 VHDL顺序语句 2、变量代入语句 格式： 变量:=表达式； 注意： 变量是局部量，只能在所定义的进程、过程、和函数中使用。 变量赋值是立即发生，不能加延时。 在进程中描述逻辑关系及算法时最好使用变量，以避免出错。 进程结束时，变量的结果只能由信号带出。 VHDL顺序语句 例： architecture abc of example is begin PROCESS(a,b) variable tmp:std_logic; begin tmp:=a and b; out<=tmp; end process; end abc; 注意变量定义的位置 端口说明（PORT） 端口为设计实体和其外部环境提供动态通信的通道，是对基本设计单元与外部接口的描述，其功能相当电路图符号的外部引脚。端口可以被赋值，也可以当做逻辑变量用在逻辑表达式中。 其一般书写格式为： PORT （端口名 ：端口模式 数据类型； 端口名 ：端口模式 数据类型； … …）； 其中端口名是设计者为实体的每一个对外通道所取的名字，通常为英文字母加数字，名字的定义有一定的惯例，如clk 表示时钟，D开头的端口名表示数据，A开头的端口名表示地址。 端口模式是指这些通道上的数据流动的方式，如输入或输出等。 端口模式有以下几种类型： 1．输入（IN） 允许信号进入实体，主要用于时钟输入、控制输入（如load、reset、enable、clk）和单向的数据输入（如地址数据信号address）等。 2．输出（OUT） 输出模式只允许信号离开实体，常用于计数输出、单向数据输出、被设计实体产生的控制其他实体的信号等。注意：输出模式不能用于被设计实体的内部反馈，因为输出端口在实体内不能看做是可读的。 3．双向模式（INOUT） 双向模式允许信号双向传输（既可以进入实体，也可以离开实体），双向模式端口允许引入内部反馈。 4．缓冲（BUFFER） 缓冲模式允许信号输出到实体外部，但同时也可以在实体内部引用该端口的信号。缓冲端口既能用于输出也能用于反馈。缓冲模式用于在实体内部建立一个可读的输出端口，例如计数器输出、计数器的现态用来决定计数器的次态。 端口模式可用图下说明，图中方框代表一个设计实体或模块。 Out与Buffer的区别 Entity test1 is port(a: in std_logic; b,c: out std_logic ); end test1; architecture a of test1 is begin b <= not(a); c <= b;-- Error end a; Entity test2 is port(a: in std_logic; b : buffer std_logic; c: out std_logic ); end test2; architecture a of test2 is begin b <= not(a); c <= b; end a; 在VHDL设计中，通常将输入信号端口指定为输入模式，输出信号端口指定为输出模式，而双向数据通信信号，如计算机PCI总线的地址/数据复用总线，DMA控制器数据总线等纯双向的信号采用双向端口模式。从端口的名称、模式就能一目了然地指导信号的用途、性质、来源和去向。 3.2.2 结构体的一般语言格式 ARCHITECTURE 结构体名 OF 实体名 IS [说明语句] BEGIN [功能描述语句] END 结构体名; 结构体三种描述方法 行为描述(behavioral) 数据流描述(dataflow) 结构化描述(structural) 功能描述语句 进程语句 信号赋值语句 子程序调用语句 元件例化语