Spartan-3FPGA系列中高效PCB布局的LVDS.PDF

Spartan-3 FPGA 系列中高效 PCB 布局的 LVDS 信号倒相 作者：Nick Sawyer 等 关键词：PCB， Spartan-3，LVDS，FPGA 摘要：本应用指南说明 Spartan- 3 FPGA 系列如何仅通过在接收器数据通路中加入一个倒 相器即可避免大量使用过孔，并且在不要求 PCB 重新设计的情况下即可解决意外的 PCB 迹 线交换问题。 提要 在比较简单的未大量使用过孔的四层或六层 PCB 上，可能很难对 LVDS 或 LVPECL 这 类差分信号布线。其原因是，驱动器上的正极引脚必须驱动接收器上的相应正极引脚，而负 极引脚则必须驱动接收器的负极引脚。有时迹线以错误的方向结束，这实际上是向电路中添 加了一个倒相器。本应用指南说明 Spartan?- 3 FPGA 系列如何仅通过在接收器数据通路中 加入一个倒相器即可避免大量使用过孔，并且在不要求 PCB 重新设计的情况下即可解决意 外的 PCB 迹线交换问题。这项技术同样适用于将 FPGA 用作驱动器的情况，而且交换迹线 可使得在其他器件或连接器上的 PCB 布线更容易． 简介 图 1 所示为一个 PCB 示例，其中正极引脚驱动接收器的正极引脚，负极引脚驱动接收 器的负极引脚。如果引脚被意外交换，那么 PCB 迹线实际上就变成了一个倒相器，这就可 能需要电路板重新设计。 图 2 说明 Spartan-3 FPGA 系列如何通过在接收器数据通路中加入必要的倒相器来解 决这一问题。有此功能，设计人员便可以为简化布线而任意交换迹线。因此，PCB 设计人员 可以为实现最大信号完整性而自由布置差分对；所发生的任何交换都可以在 FPGA 内部得到 校正。如果使用 DCM （请参阅“异步输入”），则这一布线的自由仅适用于数据线，而“不” 适用于时钟线。交换线路绝对不会损坏器件。 吸收倒相器示例 在两种情况下，可以向前吸收倒相器： 1. 当直接驱动触发器输入时 2. 当驱动到逻辑函数中时 在第一种情况下，Spartan-3 FPGA 系列在 CLB 触发器的直接 (D) 输入路径上有一个 多路复用器（如图 3 所示）。此多路复用器在真实输入信号和补充输入信号之间进行选择。 它通过一个配置单元进行配置，该单元由加载到此器件中的比特流进行初始化。用户在操作 过程中不能访问多路复用器。 在第二种情况下，倒相器直接就被吸收了。例如，如果一个执行“B = ~A”的倒相器后 面紧跟着一个执行“D = B 与 C”的与门，那么一种简单的替代方式就是一个无倒相器的执 行“D =~A 与 C”的与门；换句话说，就逻辑的利用和延迟而言，倒相器吸收永远是“自由” 的。 这种倒相器吸收的机制也适用于 IOB 输出触发器。同样，如果是为简化 PCB 布局所需， 这种吸收可以“自由”地在 FPGA 的输出通路中加入倒相器。如果 FPGA 驱动某接插件，而 此接插件带有与此 FPGA 的 N 和 P 两个 LVDS 输出直接匹配的预定义引脚，则此机制可以 起到帮助作用。 异步输入 图 2 是可以考虑的最简单的示例。接收到的经过交换的 LVDS 信号将用在 FPGA 内部 的组合逻辑中。在此例中，只需将一个简单的倒相器添加到代码中。此倒相器的代码以 Verilog 和 VHDL 语言表述如下： Verilog: assign rx_input_fix = ~rx_input; VHDL: rx_input_fix = not rx_input; 可以将此倒相器吸收到由输入信号驱动的组合逻辑中，也可以将其吸收到 FPGA 内部的 某个触发器的 D 输入中，但不能将其吸收到 FPGA 的 IOB 内的触发器、DCM 或 BUFGMUX 时 钟缓冲器中。因此，引脚交换的灵活性无法用到将用于数据时钟的时钟信号上。如果上述时 钟只是系统的振荡器，那么可以交换线路并且不需要再倒相，这样做不