微处理器PPT_2-1.pptVIP

第二章 微处理器 本章学习目标 2.1 内部结构 2.1.1 80486的内部结构 2.1.1 80486的内部结构 BIU：与芯片总线、指令预取部件、Cache部 件相连，执行总线访问请求。 读：预取指令、读内存、Cache行填充 写：写M和I/O、Cache通写写内存；写缓冲 (4×32b)。 指令预取：总线空闲时产生存储器地址向 Cache或通过BIU向内存取16B代码 命中Cache放入32B的指令队列中产 生预取周期 跳转、中断、调子程时 清空预取队列。 2.1.1 80486的内部结构 指令译码：从指令预取队列取机器码转换成控制信号。 两步译码：①指令执行时要访存，产生 总线 周期取存储器操作数。 ② 指令译码由机器码产生对其 它处理部件的控制信号。 控制部件：对整数、浮点运算和分段部件控制 整数部件：9个32位REG、1个64位桶形移位 器、ALU 。 1T内完成整数传送、加减运算和逻辑操作 2.1.2 Pentium的内部结构 2.1.2 Pentium的内部结构 8KB的指令Cache和8KB数据Cache 各自的TLB Cache和BIU的DB是64位 支持突发式总线周期和流水线总线周期 2.1.2 Pentium的