Verilog学习笔记运算符跟阻塞非阻塞语句.docVIP

verilog中的位运算符，缩位运算符和逻辑运算符的说明 1，位运算符 按位运算的运算符是位运算符，原来的操作数有几位，结果就有几位，若两个操作数位数不同，则位数短的操作数左端会自动补0 （1），按位取反：~ （2），按位与： （3），按位或：| （4），按位异或：^ （5），按位同或：^~或~^ 2，缩位运算符（又称归约运算符） 缩位运算符是单目运算符，按位进行逻辑运算，结果是一位值！ （1），与缩位运算符： （2），或缩位运算符：| （3），异或缩位运算符：^ （4），与，或，异或运算符和非运算符组成的复合运算符：~，~|,~^ 3，逻辑运算符 （1），逻辑与： （2），逻辑或：|| （3），逻辑非：！ 其中，逻辑与和逻辑或是双目运算符，逻辑非是单目运算符。 如果操作数是多位的，则将操作数看做整体，若操作数中每一位都是0值则为逻辑0值，若操作数有1，则做位逻辑1值。== 、！= 、===、！== ?符号之间不能有空格。 “==”和“！=”称作逻辑等式运算符，其结果由两个操作数的值决定。由于操作数可能是x或z，其结果可能为x； “===”和“！==”常用于case表达式的判别，又称作cae等式运算符。其结果只为0和1.如果操作数中存在x和z，那么操作数必须完全相同结果才为1，否则为0. 逻辑等式运算符和case等式运算符的区别： === 0 1 x z ? == 0 1 x z