数字频率计数器的设计报告.pdfVIP

数字频率计数器的设计

摘要

在电子电路试验中，经常要对信号〔方波、正弦波和其他脉冲信号〕的频率

进展检测，本课题应用所学的知识设计了一个简答的数字频率计数器，可对一般

实验所用信号进展检测，并可将其测量结果显示出来

本文粗略讲述了我如何通过课题设计将所学的理论知识应用到解决实际的

问题当中的过程。

讲述了数字频率计的工作原理以及其各个组成局部，主要包括：时基信号发

生电路，整形放大电路，锁存电路，计数电路。时基信号发生器产生脉冲宽度为

1s的脉冲信号，经整形后输入到主控门，只有在被测信号是高电平时，主控门

翻开，计数器进展计数，显示器进展显示，在计数器停顿计数以后，通过时序控

制电路输出一个负脉冲锁存信号，将计数值打入并锁存，随后再产生一个负脉冲

回零信号，控制所有的计数器回零，为下一次主控门开启计数做好准备。

关键词：时基信号发生器；整形放大电路；主控门；锁存；

绪论

1.1设计课题的目的

(1)会运用电子技术课程所学到的理论知识，独立完成设计课题。

(2)学会将单元电路组成系统电路的方法。

(3)熟悉中规模集成电路和半导体显示器件的使用方法。

(4)通过查阅手册和文献资料，培养独立分析和解决实际问题的能力。培养

严肃认真工作作风和严谨的科学开展。

(5)进一步培养学生对数字电路的综合应用能力和设计能力。

1.2应解决的问题

要求设计一个简易的数字频率计，其信号是给定的脉冲信号，是比拟稳定的。

〔1〕测量信号:方波；

〔2〕测量频率围:1Hz~999Hz;1~10KHz;

〔3〕显示方式:3位数码管显示;

〔4〕时基电路由555定时器及分频器组成,555振荡器产生脉冲信号,经

分频器分频产生的时基信号,其脉冲宽度分别为:1s,0.1s;

1.4课程设计的指导思想

〔1〕设计可控的计数器、存放器、及显示电路；

〔2〕用555产生定时时基信号；

〔3〕用函数信号发生器产生待测信号；

〔4〕计数完毕时对数码管清零。

2.方案选择

2.1设计原理

数字频率计由四局部组成：时基电路、闸门电路、逻辑控制电路以及可控制

的计数、显示电路。

由555定时器,分级分频系统及门控制电路得到具有固定宽度T的方波脉冲

做门控制信号,时间基准T称为闸门时间.宽度为T的方波脉冲控制闸门的一个输

入端B.被测信号频率为f*,周期T*.到闸门另一输入端A.当门控制电路的信号到

来后,闸门开启,周期为T*的信号脉冲和周期为T的门控制信号完毕时过闸门,于

输出端C产生脉冲信号到计数器,计数器开场工作,直到门控信号完毕,闸门关闭.

单稳1的暂态送入锁存器的使能端,锁存器将计数结果锁存,计数器停顿计数并被

单稳2暂态清零.(简单地说就是:在时基电路脉冲的上升沿到来时闸门开启,计数

器开场计数,在同一脉冲的下降沿到来时,闸门关闭,计数器停顿计数.同时,锁存器

产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码

器来控制七段显示器,这样就可以得到被测信号的数字显示的频率.而在锁存信

号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零,为下一次测量

做准备,实现了可重复使用,防止两次测量结果相加使结果产生错误.)假设T=1s,

计数器显示f*=N(T时间的通过闸门信号脉冲个数)假设T=0.1s,通过闸门脉冲

个数位N时,f*=10N,(闸门时间为0.1s时通过闸门的脉冲个数).也就是说,被测信

号的频率计算公式是f*=N/T.由此可见,闸门时间决定量程,可以通过闸门时基选

择开关,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被

测频率选择闸门时间来控制量程.被测信号频率通过计数锁存可直接从计数显示

器上读出.

在整个电路中,时基电路是关键,闸门信号脉冲宽度是否准确直接决定了测量