计算机结构与逻辑设计：第2章 逻辑函数与门网络.ppt

**§2.2 逻辑函数及其描述方法问题一、如何由普通表达式得到卡诺图 例2-12画出3变量函数F(A,B,C)=A+BC的卡诺图**§2.2 逻辑函数及其描述方法**§2.3 门电路的基本知识正逻辑(PositiveLogic)：高电平代表逻辑1，低电平代表逻辑0负逻辑(NegativeLogic)：低电平代表逻辑1，高电平代表逻辑0门电路的主要技术要求：1、逻辑电平稳定。2、功耗小。静态功耗，动态功耗3、工作速度高。平均延迟时间4、抗干扰能力强。干扰容限，也成干扰裕度(NoiseMargin)5、负载能力强。阻性负载，容性负载0 小规模集成电路：扇出系数互补输出电路：又称推拉输出电路 优点：负载能力强 缺点：输出端不可并联使用**§2.4 逻辑函数的简化 一个逻辑函数可以有多种不同的逻辑表达式，它们在繁简程度上有所差异，但是它们所表示的逻辑功能是完全等效的。将较繁的逻辑表达式变换成与之等效的最简逻辑表达式就称为逻辑函数的简化。 由于逻辑函数与逻辑电路之间存在着一一对应关系，因此逻辑函数简化意味着可以用较少的输入端来实现同样的逻辑功能。这对于提高电路可靠性和降低成本都是有利的。 逻辑函数简化的方法： 逻辑代数简化法(公式法简化) 卡诺图法简化**§2.4.2 公式法简化合并项法 F吸收法 F消除法 F**§2.4.2 公式法简化配项法 F综合法 F**§2.4.3 卡诺图法简化 由于卡诺图的坐标采用循环码编排，使得图上任何相邻的两个小方块对应的最小项逻辑相邻，图上每行、每列两端的两个最小项也是逻辑相邻的。相邻两个最小项的合并项在图上用一个圈表示，合并规则如下：1) 将逻辑值为1的相邻最小项圈起来，圈内最小项(1格)的个数M=2i(i=0,1,2,…)，即M必须是2的幂；M个1格圈在一起可以消去i个变量，所以，合并后的与项中只包含(n-i)个变量。由此可见，相邻1格越多，即合并圈越大，可以消去的变量数越多，合并后的与项越简单。2) 为了使函数简化得到最佳结果，合并圈之间允许部分重叠，某些1格甚至可以多次重叠。3) 若一个合并圈包含的每1格均被其他合并圈分别包含了，则这个合并圈就是多余的，必须消除。**§2.4.3 卡诺图法简化0001111000011110m0m1m2m3m4m5m6m7m12m13m14m15m8m9m10m11ABCD四变量K图两个相邻格圈在一起，结果消去一个变量ABDADA1四个相邻格圈在一起，结果消去两个变量八个相邻格圈在一起，结果消去三个变量十六个相邻格圈在一起，结果?mi=1**§2.4.3 卡诺图法简化例2-13将F(A、B、C、D)化为最简与非—与非式0100011110001110CDAB111111111111ACADBCBDABC**§2.4.3 卡诺图法简化 例2-14试利用卡诺图法化简逻辑函数F=∑m(0,2,5,8,10,11,14,15)**§2.4.3 卡诺图法简化问题二、具有约束的逻辑函数的化简 在实际的逻辑电路中，经常会遇到有些输入组合在工作时根本不会出现，这时其对应的最小项的取值就可以是任意的，这样的最小项就称为任意项，有时也称为约束项。在卡诺图和真值表中用叉号（X）表示，在表达式中用来∑d表示。 对于有约束项的逻辑函数的化简，由于约束项不会出现，因此可以根据化简的需要把它当作0或1，即包含在卡诺圈中就认为其取值为1，不包含在卡诺圈中就认为其取值为0。**§2.4.3 卡诺图法简化**§2.4.3 卡诺图法简化**§2.5 组合逻辑电路组合逻辑电路 组合逻辑电路(CombinationalLogicCircuit)是由各种集成逻辑门按一定要求连接并实现某种逻辑功能的电路。 图中，输入信号x1,…,xn是二值逻辑变量，输出信号z1,…,zn是二值逻辑函数。逻辑函数表达式为：组合逻辑电路x1xnz1zn**§2.5.1 组合逻辑电路的定义与特点组合逻辑电路的特点为：1) 在任意指定时刻的稳态输出仅决定于该时刻的输入变量的状态，而与以前各时刻的输入状态无关；2) 在电路结构上信号流向是单向性的，没有从输出端反馈到输入端的反馈回路；3) 电路一般由逻辑门构成，不含有记忆元件；