DSP2812+FPGA通用实验电路的设计.pptx

毕业论文答辩

;DSP2812+FPGA通用实验电路的设计;灵感：之所以想到使用DSP设计通用实验电路，是受到本科课程设计时所使用的单片机通用电路板的启发。

DSP的优势：与单片机相比，DSP器件具有较高的集成度。DSP具有更快的CPU，更大容量的存储器，内置有波特率发生器和FIFO缓冲器。提供高速、同步串口和标准异步串口。有的片内集成了A/D和采样/保持电路，可提供PWM输出。DSP器件采用改进的哈佛结构，具有独立的程序和数据空间，允许同时存取程序和数据。内置高速的硬件乘法器，增强的多级流水线，使DSP器件具有高速的数据运算能力。DSP器件比16位单片机单指令执行时间快8～10倍，完成一次乘加运算快16～30倍。DSP器件还提供了高度专业化的指令集，提高了FFT快速傅里叶变换和滤波器的运算速度。此外，DSP器件提供JTAG接口，具有更先进的开发手段。软件配有汇编/链接C编译器、C源码调试器。;硬???框图;硬件电路原理图;在此选择AOZ1010开关稳压芯片和LM1117线性稳压芯片，从而得到所需电压。

之所以采用电解电容（虑低频）跟普通电容（虑高频）并联是降低文波存在的可能性。;硬件电路设计时所遇到的问题及解决方法;;软件主程序流程图;AD转换程序流程图;软件设计时所遇到的问题及解决方法;软件问题

A/D时钟的设置ccs中高速时钟（HSPCLK）的默认值为n=1T1CON中定时器输入时钟预订标因子默认值p=1

HSPCLK不一定就是提供给T1的时钟，还得看T1CON中定时器输入时钟预定标因子，假设其值为p，则实际最终提供给T1的时钟TCLK值可以通过下面的式子求得：

从而的到了输入定时器T1的时钟，所以就不难算出T1计数一个周期所需要的时间了(反过来求周期预置数T1PR)：;内存分配问题

PAGE0:

BEGIN:origin=0x000000,length=0x000002

BOOT_RSVD:origin=0x000002,length=0x00004E

RAMM0:origin=0x000050,length=0x0003B

RAML0:origin=0x008000,length=0x001000//程序

RAML1:origin=0x009000,length=0x001000//数据

DSP中的内存分配是比较自由的，可以根据实际的需要，来进行存储空间的分配和调整。;谢谢