ARM9嵌入式系统原理及应用教程第2章.ppt

程序状态寄存器—CPSR(1)+SPSR(5) CPSR反映了当前处理器的状态： ４个条件代码标志； 2个中断控制位； 5个对当前处理器模式进行编码的位； 1个指示当前执行指令的工作状态位； 保留位。 SPSR：备份程序状态字，保存异常事件发 　　　生之前的CPSR． 　每个异常模式带有一个备份程序状态寄存器，用于保存在异常事件发生之前的CPSR；CPSR和SPSR通过特殊指令进行访问。 2.6.3 程序状态寄存器 N Z C V — — I M0 M1 M2 M3 M4 T F — . . . 31 30 29 28 27 26 8 7 6 5 4 3 2 1 0 条件代码标志 保留 控制位 溢出标志 进位或借位扩展 零 负或小于 IRQ禁止 FIQ禁止 状态位 模式位 N Z C V I T F CPSR寄存器的格式 　　大多数“数值处理指令”可以选择是否影响条件代码标志位（指令带S后缀）；但有些指令执行总是影响条件代码标志。 所有ARM指令都可按条件来执行，而Thumb指令中只有分支指令可按条件执行。 　　运算结果的最高位反映在该标志位。对于有符号二进制补码，结果为负数时N=1，结果为正数或零时N=0； 　　指令结果为0时Z=1（表示比较结果“相等”），否则Z=0； 　当进行加法运算，并且最高位产生进位时C=1，否则C=0。 　当进行减法运算，并且最高位产生借位时C=0，否则C=1。 　对于移位操作指令，C为从最高位最后移出的值，其它指令C通常不变； 　当进行加法/减法运算，并且发生有符号溢出时V=1，否则V=0，其它指令V通常不变。 　保留位被保留将来使用。为了提高程序的可移植性，当改变CPSR标志和控制位时，请不要改变这些保留位。另外，请确保您程序的运行不受保留位的值影响，因为将来的处理器可能会将这些位设置为1或者0。 2.6.3 程序状态寄存器 CPSR模式位设置表 M[4:0] 模式 M[4:0] 模式 10000 用户 10111 中止 10001 快中断 11011 未定义 10010 中断 11111 系统 10011 管理 注意：不是所有模式位的组合都定义了有效的处理器模式，如果使用了错误的设置，将引起一个无法恢复的错误。 2.7 异常（Exceptions） 当正常的程序执行流程发生暂时的停止时，称之为异常。 例如处理一个外部的中断请求。在处理异常之前，当前处理器的状态必须保留，这样当异常处理完成之后，当前程序可以继续执行。 处理器允许多个异常同时发生，它们将会按固定的优先级进行处理。 ARM体系结构中的异常，与8位/16位体系结构的中断有很大的相似之处，但异常与中断的概念并不完全等同。 2.7.1 ARM体系结构所支持的异常类型 异常类型 模式 正常地址 复位 管理 0未定义指令 未定义 0软件中断（SWI） 管理 0预取中止（取指令存储器中止） 中止 0x0000000C 数据中止（数据访问存储器中止） 中止 0IRQ（中断） IRQ 0FIQ（快速中断） FIQ 0x0000001C 2.7.2 异常优先级 异常类型 优先级 复位 1（最高优先级） 数据中止 2 FIQ 3 IRQ 4 预取中止 5 未定义指令 6 SWI 7（最低优先级） 优先级降低 2.7.2 异常优先级 当多个异常同时发生时，ARM9处理器将按照异常的优先级高低顺序处理，异常优先级由高到低的排列次序如表所示。 2.7.3 异常的响应及返回 异常发生会使得正常的程序流程被暂时停止，例如ARM9处理器响应IRQ异常。 处理器进入异常处理程序前，应该保存其当前的状态，以便当异常处理程序完成后，处理器能回到原来程序的断点处继续执行。 2.7.3 异常的响应及返回 对异常的响应 （1）将下一条指令的地址存入相应连接寄存器LR，以便程序在处理异常返回时能从正确的位置重新开始执行。 若异常是从ARM状态进入，LR寄存器中保存的是下一条指令的地址（当前PC＋4或PC＋8，与异常的类型有关）； 若异常是从Thumb状态进入，则在LR寄存器中保存当前PC的偏移量，这样，异常处理程序就不需要确定异常是从何种状态进入的。 2.7.3 异常的响应及返回 （2）将CPSR复制到相应的SPSR中。 （3）根据异常类型，强制设置CPSR的运行模式位。 （4）强制PC从相关的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程序