2014年FPGA设计基础 第5章 Altera器件编程与配置.pptVIP

第5章 altera器件编程与配置 * 5.1 altera器件的命名 EPF 10K100E B C 356 -1 X 如： 器件系列 器件类型 封装形式 工作温度 引脚数目 速度等级 可选后缀 图5.1 APEX20K、APEX20KE、FLEX、ACEX1K、MAX、Classic系列器件和配置芯片的命名方法 EP1M 120 F 484 C 7 A 器件类型 封装形式 工作温度 引脚数目 速度等级 可选后缀 器件系列 图5.2 APEX20KC、APEX Ⅱ、Mercury、Excalibur和Stratix系列器件的命名方法 5.2 PLD器件测试电路板 图5.3 EPF10K10LC84 FPGA芯片测试电路板 altera可编程逻辑器件的配置方式： 编程器 JTAG接口在线编程 altera在线配置 altera器件编程的连接硬件： ByteBlaster并口下载电缆 ByteBlasterMV并口下载电缆 MasterBlaster串行/USB通信电缆 BitBlaster串口下载电缆 5.3 ByteBlaster并口下载电缆 5.3.1原理与连接 ByteBlaster并口下载电缆是一种连接到PC机25针标准口（LPT口）的硬件接口产品。 1、下载模式 被动串行模式（PS）——用于配置FLEX10K、FLEX8000和FLEX6000系列器件； JTAG模式——具有工业标准的JTAG边界扫描测试电路，用于配置FLEX10K或对MAX9000、MAX7000S和MAX7000A系列器件进行编程。 2、连接 与PC机并口相连的是25针插头 与PCB电路板相连的是10针插座 数据从PC机并口通过ByteBlaster电缆下载到电路板 1）25针插头 表5.1 ByteBlaster 25针插头的引脚信号名称 图5.5 ByteBlaster原理图 将电缆的VCC脚连到5.0V电源，而器件的VCC脚连到3.3V电源。 2）10针插座 图5.6 ByteBlaster 10针插头尺寸示意图 表5.2 byteBlaster10针插座的引脚信号名称 PCB板为下载电缆提供电源VCC和信号地GND 5.3.2 被动串行（PS）模式 在PS模式中，配置数据从数据源通过ByteBlaster下载电缆串行送入FLEX器件。 1、PS模式对单个FLEX器件的配置 MAX+PLUS2编程器能够对单个FLEX10K、FLEX8000或FLEX6000系列器件在PS模式下进行配置。器件配置文件为SRAM目标文件（.sof），该文件在项目编译时自动产生的。如果DATA0引脚在用户状态（User mode）中被用到，则在配置过程中该引脚应与用户电路隔离。 图5.8 用ByteBlaster对单个FLEX器件的配置 2、PS模式对多个FLEX器件的配置 FLEX10K器件可以与FLEX6000器件在相同的配置链中进行配置。FLEX10K器件的nCEO引脚与FLEX6000器件的nCE引脚连接在一起。在配置链中，所有器件的CONFDONE引脚和nSTATUS引脚都应各自连接在一起。 图5.9 ByteBlaster对多个FLEX10K器件配置 图5.10 ByteBlaster对多个FLEX8000器件配置 图5.11 ByteBlaster对多个FLEX6000器件配置 5.3.3 JTAG模式 1、JTAG模式对单个FLEX10K器件的配置 MAX+PLUS2软件可以通过ByteBlaster电缆，将编译过程中产生的SRAM目标文件（.sof）直接下载到目标器件中去。器件的配置是经过JTAG引脚TCK、TMS、TDI和TDO完成的。所有其他I/O引脚在配置过程中均为三态。 图5.12 JTAG模式对单个FLEX10K器件的配置 2、JTAG模式对单个MAX9000、MAX7000S或MAX7000A器件的编程 MAX+PLUS2软件可以通过ByteBlaster电缆将编译过程中产生的编程目标文件（.pof）直接下载到目标器件中去。器件的配置是经过JTAG引脚TCK、TMS、TDI和TDO完成的。I/O引脚在在线可编程过程中均为三态。 图5.13 ByteBlaster电缆对单个MAX9000、MAX7000S和MAX7000A器件的编程 3、JTAG模式下对多个器件的编程或配置 当兼容JTAG模式的插座连接到几个器件时，JTAG器件链中器件的数目仅受限于ByteBlaster电缆的驱动能力。当器件数目超过5个时，altera建议对TCK、TDI和TMS引脚进行缓冲。 图5.14 ByteBlaster电缆对JTAG器件链的编程和配置 5.3.4 软件编程和配置