将Quartus程序和Nios程序同时烧写到FPGA的FLASH中.docVIP

笔者使用的FPGA硬件平台： 康芯公司 KX3C10F+ 核心板 FPGA EP3C10E144 FLASH EPCS16SI16N SDRAM HY57V641620F Quartus II 9.1 sp2 SOPC Builder 9.1 sp2 Nios II IDE 9.1 sp2 操作系统 Win 7 旗舰版 不同的平台，只是某些步骤的顺序或者软件的界面不一样罢了，笔者也是看着网络中的各种各样资料走过来的，究其本质所有的设置参数都是通用的，好了不多说，开始介绍怎样把Quartus的程序和Nios的程序同时都下载到FLASH中达到掉电不失，上电自动运行。 首先是创建一个工程，选好器件型号，不多说。（注：工程的路径不要包含 中文 和 空格，同时工程不要创建在 桌面 后面的flash programmer 不识别桌面工程） 新建一个 block 文件，并立即 save as ，文件名不需要改。 Tools - SOPC Builder ，选好型号并设置CPU的工作时钟（输入时钟）。 Processor - Nios II Processor，创建自己的一个 Nios II 核。 Nios II/e 经济型 最慢 最省空间 Nios II/s 标准型 标准 标准 Nios II/f 快速性 最快 最费空间 （如果选择此类，需将cache关闭） 选好类型之后，即可直接finish 程序运行都需要memory，而笔者使用的为核心板上的外部ram，且一般情况下on_chip_memory的大小太小不足以跑中大型Nios系统。 Memories and Memory Controllers - SDRAM - SDRAM Controller，将数据线改为16，其余不变。 因为我们下载程序的过程是，先在FPGA上烧写一个Nios核，然后通过Nios核将quartus和nios工程一次性烧写到flash中去。所以我们构造的Nios核必然要包含一个CFI控制器。 Memories and Memory Controllers - Flash - EPCS Serial Flash Controller，直接finish。 为了让程序便于调试，我们再添加一个JTAG串口。 Interface Protocols - Serial - JTAG UART，直接finish。 当程序断电之后，我们让一排LED灯以二进制形式闪烁，便于我们观察程序上电运行。 Peripherals - Microcontroller Peripherals - PIO(Parallel I/O)，8位输出，finish。 为系统创建一个ID，用于下载识别。（必要） Peripherals - Debug and Performance - System ID Peripheral，直接finish。 用户可通过 右击 - rename 对器件进行重命名，其中 sysid_0 只能命名为 sysid。 笔者在此只更改了 sysid_0 - sysid 。 设置中断向量。双击cpu将reset向量设置为epcs控制器的地址，而exception向量设置为sdram控制器的地址。 让软件自动配置地址和中断号。 System - Auto-Assign Base Addresses System - Auto-Assign IRQs 点击generate，生成Nios核。（等待生成完成、、要去洗手间的，打电话的，吃饭的，喝水的，赶紧去、、、、、） 双击 block 文件，调出刚刚生成的Nios核，由于笔者的型号属于 Cyclone III ，所以会多出下面框框中的引脚。（坑爹的 Cyclone III ，尼玛其他型号就不会这样，害老子还有自己去配控制器的引脚、、、） 拖出一个PLL，c0做系统时钟，c1做SDRAM的时钟，c1与c0相差75(deg)相位。 Inclk0为晶振输入。 连接c0和clk_0，全选PLL和Nios核，右击 - Generate Pins for Symbol Ports 可以双击修改所有引脚的名称，笔者采用默认名称。 Assignments - Pins，按以下说明配置引脚。 Inclk0 外部晶振的输入引脚 C1 SDRAM CLK 引脚 Reset_n 接一个按键即可，注意此引脚为低电平有效 data0_to_the_epcs_flash_controller_0 EPCS 的 DATA0 引脚 dclk_from_the_epcs_flash_controller_0 EPCS 的 DCLK 引脚 ds_MISO_from