基于s3c2410嵌入式系统硬件结构设计.ppt

5.1 S3C2410X概述 主要内容 主要特性 系统结构 引脚信号 5.1 S3C2410X概述 S3C2410X是韩国三星公司推出的16/32位RISC微控制器，其CPU采用的是ARM920T内核，加上丰富的片内外设，为手持设备和其它应用，提供了低价格、低功耗、高性能微控制器的解决方案。 系统结构 主要由两大部分构成： ARM920T内核 片内外设。 1、ARM920T内核 由三部分：ARM9内核ARM9TDMI、32KB的Cache、MMU（ CP15及它的寄存器C13） 、总线接口单元。 2、片内外设 分为高速外设和低速外设，分别用AHB总线和APB总线。 主要特性 三、引脚信号 S3C微控制器是272-FBGA封装。 其信号可以分成: addr0addr26、 Data0data31、 GPA0GPA22 GPB10、GPC15、 GPD15、GPE15、 GPF7、GPG15、 GPH10、EINT23、 nGCS0—nGCS7、 AIN7、IIC、SPI、 OM0OM3 等，大部分都是复用的 5.2 S3C2410X的存储器 主要内容 存储器配置 存储器概述 控制寄存器 Flash及控制器 Flash控制器概述 控制器主要特性 控制器的寄存器 控制器的工作原理 二、存储器的控制寄存器 内存控制器为访问外部存储空间提供存储器控制信号， S3C2410X存储器控制器共有13个寄存器。 1、总线宽度和等待控制寄存器 back Tacs：设置nGCSn有效前地址的建立时间 00：0个；01：1个；10：2个；11：4个时钟周期 Tcos：设置nOE有效前片选信号的建立时间 00：0个；01：1个；10：2个；11：4个时钟周期 Tacc：访问周期 000：1个；001：2个；010：3个；011：4个时钟 100：6个：101：8个；110：10个；111：14个 Tcoh：nOE无效后片选信号的保持时间 00：0个；01：1个；10：2个；11：4个时钟 Tcah： nGCSn无效后地址信号的保持时间 00：0个；01：1个；10：2个；11：4个时钟 Tacp：页模式的访问周期 00：2个；01：3个；10：4个；11：6个时钟 PMC：页模式的配置，每次读写的数据数 00：1个；01：4个；10：8个；11：16个 注：00为通常模式。 注：紫色为某实验箱上的配置，其值为0x0700 MT：设置存储器类型 00：ROM或者SRAM，[3：0]为Tacp和PMC； 11：SDRAM， [3：0]为Trcd和SCAN； 01、10：保留 Trcd：由行地址信号切换到列地址信号的延时时钟数 00：2个时钟；01：3个时钟；10：4个时钟 SCAN：列地址位数 00：8位； 01：9位； 10：10位 REFEN：刷新控制。 1：使能刷新；0：禁止刷新 TREFMD：刷新方式。 1：自刷新 0：自动刷新 Trp：设置SDRAM行刷新时间（时钟数） 00：2个时钟；01：3个；10：3个；11：4个时钟 Tsrc：设置SDRAM行操作时间（时钟数） 00：4个时钟；01：5个；10：6个；11：7个时钟 注： SDRAM的行周期= Trp + Tsrc。 Refresh_count：刷新计数值 Refresh_count：刷新计数器值 计算公式： 刷新周期=（211- Refresh_count+1）/HCLK 例子：设刷新周期=15.6μs，HCLK=60MHz 则 刷新计数器值=211+1-60×15.6=1113 1113=0x459=0b10001011001 高24位未用。 BURST_EN：ARM突发操作控制 0：禁止突发操作；1：可突发操作 SCKE_EN：SCKE使能控制SDRAM省电模式 0：关闭省电模式；1：使能省电模式 SCLK_EN：SCLK省电控制，使其只在SDRAM访问周期内使能SCLK 0：SCLK一直有效；1：SCLK只在访问期间有效 BK76MAP：控制BANK6/7的大小及映射 BK76MAP：控制BANK6/7的大小及映射 100：2MB； 101：4MB； 110：8MB 111：16MB； 000：32MB； 001：64MB 010：128MB WBL：突发写的长度。0：固定长度；1：保留 TM：测试模式。 00：模式寄存器集；其它保留 CL：列地址反应时间 000：1个时钟；010：2个时钟； 011：3个时钟；其它保留 BT：猝发类型 0：连续； 1