logo

您所在位置网站首页 > 海量文档  > 学术论文 > 大学论文

片机原理及应用教程(C语言版)电子教案周国运 第2章 MCS 51单片机的结构与原理.ppt 115页

本文档一共被下载: ,您可全文免费在线阅读后下载本文档。

  • 支付并下载
  • 收藏该文档
  • 百度一下本文档
  • 修改文档简介
全屏预览

下载提示

1.本站不保证该用户上传的文档完整性,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。
2.该文档所得收入(下载+内容+预览三)归上传者、原创者。
3.登录后可充值,立即自动返金币,充值渠道很便利
特别说明: 下载前务必先预览,自己验证一下是不是你要下载的文档。
  • 内容提供方 带头大哥(上传创作收益人)
  • 发布时间:2017-08-19
  • 需要金币100(10金币=人民币1元)
  • 浏览人气
  • 下载次数
  • 收藏次数
  • 文件大小:1.94 MB
下载过该文档的会员
你可能关注的文档:
2.7.2 P2口 一、P2口作通用I/O口 一般I/O读/写操作指令:如执行“MOV A,P2”指令、执行“MOV P2,B”指令。 I/O口通道:由内部硬件自动使开关MUX拨向下边,与锁存器的输出端Q接通,这时P2口为通用I/O口,与P1口一样。 I/O口读/写操作:可以随时做输出,输入时要考虑其准双向口,先输出1。 2.7.2 P2口 二、P2口输出高8位地址 高8位地址输出通道:当进行总线读/写操作(执行“MOVX”指令)时, MUX开关在硬件控制下自动拨向上边,P2口输出高8位地址。 总线操作指令: “MOVX A,@Ri”或“MOVX @Ri,A” “MOVX A,@DPTR”、 “MOVX @DPTR,A” “MOVC A,@A+DPTR” P2口始终输出高8位地址。 此时,P2口不能作为一般I/O口使用。 2.7.2 P2口 使用片外程序存储器: CPU从片外程序存储器每读一条指令,P2口就输出一次高8位地址。 由于CPU需要一直读取指令,P2口始终要输出高8位地址。 在这种情况下P2口不能够作为通用I/O口使用。 2.7.3 P3口 P3口是一个多功能口,某位结构如图2-17 P3口的结构:与P1口比较,多了“与非门”3、缓冲器4。 正是这两个部分,使得P3口具有第2功能 “与非门”3的作用:实际上是一个开关,决定是输出锁存器Q端数据,还是输出第2功能(W)的信号。 2.7.3 P3口 图2-17 P3口某一位的原理结构 第2功能输入 读引脚 内部总线 写锁存器 DQ 锁存器 CL Q Vcc 读锁存器 P3.x T R 第2功能输出 3 W 1 2 4 & 第2功能输出 TXD WR RD 第2功能输入 RXD INT0 INT1 T0、T1 2.7.3 P3口 一、P3口用作通用I/O口 I/O通道:当通过P3口进行I/O读/写操作(执行MOV等指令)时,“与非门”3的W信号自动变高,为Q信号输出打开“与非门”,输出信号经过FET从P3引脚输出,且为输入做准备。 输入:其准双向特性应该先输出1;P3口引脚的外部信号,经缓冲器4(常开)到缓冲器2,读引脚时打开缓冲器2,引脚状态进入内部总线。 2.7.3 P3口 二、P3口用作第2功能 当使用P3口的第2功能时,8个引脚有不同的意义(见表2-2)。 1)第2功能输出 第2功能输出通道:输出位的锁存器被内部硬件自动置1,使与非门3对第2功能的输出是打开的。 第2功能输出可以是: TXD、WR、RD。 例如,P3.7第二功能为RD。 2.7.3 P3口 2)第2功能输入 第2功能输入通道:某位作第2功能输入时,该位的锁存器输出端被硬件自动置1,并且W保持为1,则与非门3输出低,FET截止,该位引脚为高阻输入。 P3口的第2输入功能可以是: RXD、INT0、INT1、T0、T1。 此时端口不作通用I/O口,三态缓冲器2不导通。 2.7.3 P3口 表2-2 P3口各引脚多功能定义 引 脚 第二、第三功能 P3.0 RXD:串行口输入 P3.1 TXD:串行口输出 P3.2 INT0/GATE0 :外部中断0请求输入 /定时器/计数器0运行外部控制输入 P3.3 INT1/GATE1 :外部中断1请求输入 /定时器/计数器1运行外部控制输入 P3.4 T0:定时器/计数器0外部计数脉冲输入 P3.5 T1:定时器/计数器1外部计数脉冲输入 P3.6 WR:外部数据存储器写控制信号输出 P3.7 RD:外部数据存储器读控制信号输出 2.7.4 P0口 P0口是一个即可做总线口、也可以做一般I/O口使用。 作为总线操作时,分时地输出低8位地址和传输数据、指令。 作为一部I/O口操作时,是准双向口。 P0口的结构比其它口复杂。 2.7.4 P0口 读引脚 内部总线 写锁存器 DQ 锁存器 CL Q 读锁存器 Vcc P0.x T2 MUX 地址 数据 控制C 3 & T1 4 1 2 P0口结构:与P1口比较,多了 (1)一路总线输出(地址/数据)、(2)总线输出控制电路(反相器3和与门4)、(3)两路输出切换开关MUX及开关控制C。并且上拉电阻换成了场效应管T1。 图2-18 P0口某一位的原理结构 Vcc R 1 0 2.7.4 P0口 一、P0口用作通用I/O口(C=0) I/O通道:当通过P0口进行I/O读/写操作(执行MOV等指令)时

发表评论

请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
用户名: 验证码: 点击我更换图片

“原创力文档”前称为“文档投稿赚钱网”,本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有【成交的100%(原创)】。原创力文档是网络服务平台方,若您的权利被侵害,侵权客服QQ:3005833200 电话:19940600175 欢迎举报,上传者QQ群:784321556