EDA课件-时序逻辑电路.ppt

时序逻辑电路设计 时序电路主要有触发器、寄存器、计数器、序列信号发生器和序列信号检测器等。 一、时钟信号和复位信号 1.时钟信号的描述 (1)若进程的敏感信号是时钟信号，这时时钟信号出现在PROCESS后的括号中。 例： PROCESS (时钟信号名) BEGIN IF (时钟信号变化条件) THEN 顺序语句； END IF； END PROCESS； (2) 在进程中用WAIT ON语句等待时钟 这样的电路没有敏感信号，进程通常停留在WAIT ON 语句上，只有时钟信号到来且满足一定条件时，其余语句才能执行。 例： PROCESS BEGIN WAIT ON (时钟信号名) UNTIL (时钟信号变化条件) 顺序语句； END PROCESS； (3) 时钟信号的边沿描述 时钟信号上升沿VHDL描述如下： IF (clk ‘ event and clk=’1‘) 或WAIT UNTIL RISING_EDGE(clk); 时钟信号下降沿VHDL描述如下： IF (clk event and clk=0) 或WAIT UNTIL FALLING_EDGE(clk); 2.复位信号 (1) 同步复位 同步复位是指，当时钟边沿有效且复位信号有效时，时序电路复位。 同步信号复位的VHDL描述如下： PROCESS(时钟信号名) IF (时钟信号变化条件) THEN IF (复位信号变化条件) THEN 复位语句； ELSE 顺序语句； END IF； END IF； END PROCESS； (2)异步复位 异步复位指的时，只要复位信号有效，时序电路就被复位，复位信与时钟信号外无关。 异步信号复位的VHDL描述如下： PROCESS(时钟信号名) IF (复位信号变化条件) THEN 复位语句； ELSIF(时钟信号变化条件) THEN 顺序语句； END IF； END PROCESS； 二、触发器 触发器是构成时序逻辑电路的基本元件,常用的触发器包括RS触发器、JK触发器、D触发器等类型。 1. D触发器 例1：同步清零D触发器VHDL程序。 集成触发器：是一种最常用的具有记忆功能，能存储数字信号的单元电路。 触发器有两个基本特性： 它有两个稳定状态，分别用来表示二进制数码0和1表示。 在输入信号作用下，触发器两个稳定可相互转换，输入信号消失后，可使触发器能够记忆二进制信息。 它有一个或多个输入端；有两个互补输出端，分别用Q或 表示。 当Q=1， 时，称为触发器的1状态。 当Q=0， 时，称为触发器的0状态。 现态：指触发器输入信号变化前的状态，用Qn表示。 次态：指触发器输入信号变化后的状态，用Qn+1表示。 主要特点：同步D触发器解决了同步RS触发器的约束问题，但缺点是存在着空翻现象。空翻是指在CP=1期间，如果输入信号发生多次变化，D触发器的状态也会发生相应的变化。 例程一（无清零端）： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY dff1 IS PORT( d:IN STD_LOGIC; clk:IN STD_LOGIC; q: OUT STD_LOGIC); END dff1; ARCHITECTURE bhv OF dff1 IS signal q1:std_logic; BEGIN PROCESS(clk,q1) BEGIN IF clkevent and clk=1’ THEN q1=d; end if; END PROCESS; q=q1; END bhv; 例程二（有清零端） ： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY dff IS PORT(d:IN STD_LOGIC; clk:IN STD_LOGIC; clr:IN STD_LOGIC; q: OUT STD_LOGIC); END dff; ARCHITECTURE behav2 OF dff IS BEGIN P