- 1、本文档共8页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
通用阵列逻辑GAL实现基本门电路的设计 一.实验目的 1.了解GAL22V10的结构及其应用; 2.掌握GAL器件的设计原则和一般格式; 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计: 4.掌握通用逻辑GAL的编程、下载、验证功能的全部过程。 二.实验原理(略) 三.芯片管脚图 四.实验内容及步骤: 1.用ispGAL22V10C器件实现基本门电路。 2.用ispGAL22V10C器件实现各种触发器。 3.用ispGAL22V10C器件实现10进制计数器。 GAL实验流程图 用ispGAL22V10C器件实现基本门电路(1)建立工程 1)启动ispLEVER(开始=程序=Lattice Semiconductor=ispLEVER Project Navigator菜单) 2)创建一个新的设计项目(建立工程) 选择菜单File。 选择New Project,打开Project Wizard窗口。 图1-9选择器件型号 (2)输入源程序 在ispLEVER Project Navigator主窗口中,选择Source New 菜单。在弹出的New Source对话框(如图1-11)中,选择VHDL Module 类型,按OK按钮。 并在New VHDL Source 栏中输入: 文件名: 实体名: 结构体名: (实体名、结构体名不应该一样) 在Text Editor-编辑文本中输入源程序 (3) 编译源程序 在ispLEVER Project Navigator主窗口中,在进程栏中双击Create Fuse Map创建熔丝图。 双击Chip Reprt,就可以看到管脚映射表。 (4)建立测试波形、仿真 在ispLEVER Project Navigator主窗口中, Source in Project栏中右键点ispGAL22V10C,---选波形激励并输入文件名,并在波形编辑文本中设置输入、输出。和画出输入脉冲,建立完测试波形,然后保存。 (4)测试波形 在ispLEVER Project Navigator主窗口中,在 Sources in Project:栏中选galte.wdl文件。并在波形显示栏中观察仿真结果。 (5)下载验证 在ispLEVER Project Navigator主窗口中,在 Sources in Project:栏中选galte.wdl文件。(确定芯片电源是否接通) 在开始程序-Lattice Semicondutor 选 ispVM system。进行下载,下载通过后验证。 * * 10个I/O口 12个输入口、10个寄存器单元 四个在系统编程引脚 串行数据输入(SDI) 方式选择(MODE) 串行输出(SDO) 串行时钟(SCLK) 建立工程 编译源程序 输入源程序 建立测试波形、仿真 下载验证 对输入的源程序自动进行编译,编译过程中会提示哪段源程序是否有问题,如果编译通过,会自动产生引脚映射表,引脚映射表在下载验证时会用到,然后建立测试波形进行仿真,如果仿真通过,下载验证。 图1-8 键入项目名 五.实验报告要求: 1)画出ispGAL22V10C器件实现基本逻辑门的引脚图; 3)写出主要的实验步骤及分析实验结果; 2)写出VHDL语言编写的源程序; 4)附上各实验的仿真波形; 5)解答相关思考题。 在Project Wizard窗口的Project Name栏中,键入项目名(如demo)。在Location栏中,输入文件路径(如L:\ispTOOLS6_1\examples\ )。在Design Entry Type栏中选择Schematic/VHDL(ispLEVER软件支持Schematic/ABEL、Schematic/VHDL、VHDL、Schematic/Verilog HDL、Verilog HDL、EDIF、GDF输入)。在Synthesis Tools栏中选择Synplify。此时的窗口如图1-8所示。 完成上述步骤后,按Next按钮,产生Project Wizard-Select Device窗口。在此窗口的Family栏中,选择GAL Device;Device栏中选择ispGAL22v10C; Package type栏中选择28PLCC;Operating栏中选择Commercial;Part name栏中选择器件型号ispGAL22V10C-10LJ。窗口如图1-9所
您可能关注的文档
- 湖南娄底重点中学2011高三10月联考--数学(文).doc
- 湖南省普通高中物理学科学业水平考试要点解读和检测:必修1-第3章-相互作用.doc
- 互联网监管和网络道德建设试题.doc
- 护理学理论及其相关理论-需要论.doc
- 华南农大高数第7章-线性方程组及解法1.ppt
- 华中科技大学-病毒原理-课件-计算机病毒第二章.ppt
- 化纤施工方案1.doc
- 化学计算专题复习——十字交叉法.doc
- 会计电算化的现状及其发展趋势(2部分).doc
- 机器人工程挑战赛—海洋探险竞赛规则.doc
- 小学科学:ESP8266智能插座电路原理与动手实践研究教学研究课题报告.docx
- 《金融开放浪潮下我国多层次监管体系构建与创新研究》教学研究课题报告.docx
- 区域教育质量监测中人工智能应用的数据质量分析与优化策略教学研究课题报告.docx
- 《金融科技监管中的数据治理与合规性要求》教学研究课题报告.docx
- 《3D打印技术在航空航天领域中的多材料制造与复合材料应用》教学研究课题报告.docx
- 《绿色金融发展中的政府职能与市场机制研究》教学研究课题报告.docx
- 《植物工厂多层立体栽培光环境调控技术对植物生长发育节律的调控机制探讨》教学研究课题报告.docx
- 销售团队年度业绩总结.docx
- 银行风险管理与金融危机防范.docx
- 银行网络攻击预警与快速响应机制.docx
文档评论(0)