动态可重构系统的CAN总线通信系统设计.pdfVIP

《工业控制计算机)2015年第 28卷第 2期 15 动态可重构系统的CAN总线通信系统设计 DesignofCAN BusCommunication Controllerin Dynamic ConfigurableSystem 汪 静 单 梁 万 实 李 军 (南京理工大学自动化学院，江苏 南京 210094) 摘 要 针对动态可重构系统中的通信系统具有灵活性和可扩展性的特点，设计并实现了可重构系统中的CAN总线通信系 统 。CAN总线通信系统 以SJA1000为总线控制器、PCA82C250为总线收发器，设计 了硬件接 口电路 ，采用VerilogHDL 进行了软件设计。论文阐述了CAN总线软件设计的过程，并对软件程序在 Modelsim 中进行了仿真测试，仿真结果验证了 CAN 总线通信 系统设计 的正确性和合理性 。 关键词 ：动态可重构 ，CAN总线 。SJA1000，Verilog Abstract Forthe communication system hasthe characteristicsofflexibilityand extensibility in dynamic reconfiguration system，this paperdesignsand realizes the CAN bus communication system．The hardware interface circuitismade up with SJA1000 and PCA82C250，and the softwareprogram isdesigned with Verilog HDL．And thenthe processofsoftware program isana— lyzed in this paper．meanwhile the programsare tested inModelsim．Thetestresultsverify thecorrectnessand rationalityof the CAN buscommunication system． Keywords：dynamic reconfiguration，CAN-bus，SJA1000，Verilog 基于 FPGA的动态可重构系统，指的是对于时序变化 的逻 芯片逻辑的动态修改而实现的。动态可重构根据重构面积 的大 辑系统，其时序逻辑 的发生不是通过调用芯片 内部不 同区域 、不 小又可分为局部动态可重构和全局动态可重构。 同逻辑资源 的组合而成 ，而是通过对基于 SRAM结构的FPGA 1_2系统总体设计 读取不 同的配置文件 ，进行局部或者全部的芯片逻辑 的动态修 动态可重构系统一个重要的难点是系统重构时隙的减少或 改的系统…。采用动态可重构技术可以使得在时间上相对离散 者补偿 。在系统动态重构的过程 中，FPGA的 lO 口处于高阻状 的逻辑功能分时利用 FPGA的资源 ，从而增加了FPGA的资源 态 ，重构结束后再执行逻辑功能，重构配置过程消耗 的时间就是 利用率和系统的灵活性。 重构的时隙。为了最大化的减少配置过程所消耗的时间，系统采 目前 。动态可重构系统的优越性在 国外的某些系统中得到 用快速被动并行的配置方式(FPP)，但这并不能完全解决重构时 了体现，如图像处理、硬件加速计算、数字容错系统等，而国内对 隙的问题 。 于可重构技术的研究以及实际应用相对较少 。可重构技术实现 基于 FPGA的动态可重构系统主要有两种结构模式：FPGA 的系统具有高可靠性、硬件资源利用率大、系统小型化等特点， 结构模式和FPGA+微控制器结构模式。相对于单一的FPGA结 具有很强的竞争力 ]。