VHDL主要描述语句――CASE语句.pptVIP

* * VHDL主要描述语句――CASE语句 一、复习 1.IF语句的三种书写格式： IF 条件 THEN 顺序处理语句 ; END IF ; IF 条件 THEN 顺序处理语句1 ; ELSE 顺序处理语句2 ; END IF ; IF 条件1 THEN 顺序处理语句1 ; ELSIF 条件2 THEN 顺序处理语句2 ; …… ELSIF 条件N THEN 顺序处理语句N ; ELSE 顺序处理语句0 ; END IF ; 2.试修改如下程序中出现的错误并分析其可以实现的功能. LIBRARY IEEE; USE IEEE.STD-LOGIC-1164.ALL; ENTITY 2AND IS PORT ( A,B: IN STD-LOGIC ; C:OUT STD-LOGIC ) ; END 2AND; ARCHITECTURE A OF 2AND IS SIGNAL D:STD-LOGIC-VECTOR(2 DOWNTO 0); D=A B ; PROCESS( D ) IF D=“00” THEN C= “0” ELSEIF D=“01” THEN C= “0” ; ELSEIF D=“10” THEN C= “0” ; ELSE C= “1” ; END PROCESS ; END A; ; ELSIF END IF ; A B C 0 0 0 1 1 0 1 1 0 0 0 1 该程序可以实现二输入与门的功能 二、新授 在用VHDL语言进行逻辑设计时,有些操作是根据某表达式的值来进行的,这时常常会用到CASE语句. CASE 条件表达式 WHEN 条件表达式的值1 = 顺序处理语句1 ; WHEN 条件表达式的值2 = 顺序处理语句2 ; ．．．．．． 　 WHEN 条件表达式的值N = 顺序处理语句N ; WHEN OTHERS = 顺序处理语句 0 ; END CASE ; 当CASE 和 IS 之间的表达式的取值满足指定的条件表达式时,程序将执行对应的由=所指的顺序处理语句. 三、例题(试分析如下程序可以实现什么功能) LIBRARY IEEE; USE IEEE.STD-LOGIC-1164.ALL; ENTITY 2AND IS PORT ( A,B: IN STD-LOGIC ; C:OUT STD-LOGIC ) ; END 2AND; ARCHITECTURE A OF 2AND IS SIGNAL D : STD-LOGIC-VECTOR(2 DOWNTO 0); D=A B ; PROCESS( D ) CASE D IS WHEN “00” = C= “0” ; WHEN “01” = C= “0” ; WHEN “10” = C= “0” ; WHEN “11” = C= “0” ; WHEN OTHER = NULL ; END CASE ; END A; NULL 表示无任何赋值操作 A B C 0 0 0 1 1 0 1 1 0 0 0 1 该程序可以实现二输入与门的功能. 对比总结:以上两个程序表明,一些功能相同的描述,可以用IF语句实现,也可以用 CASE语句实现.但是两者还是有区别的.首先,在IF语句中,先处理最起始 的条件,如果不满足才会处理下一个条件.而在CASE语句中,没有值的顺 序号,所有的值是并行处理的.因此WHEN项中已用过的值,如果在后面 WHEN项中再次使用,那在语法上错误的.也就是说,表达式的值不能重 复使用.如下列程序: