2-2 8086引脚功能.pptVIP

intel?4004 8008 8085 8086 80286 80386 486 pentium pentium?pro pentiumⅲ itanium Core duo 2 * 2.2 8086引脚功能 8086CPU采用DIP 40 （双列直插40脚）封装 为了减少引脚数： 部分引脚采用分时复用方式，即在不同时间传送不同的信息； 还有一些引脚的功能与CPU的工作方式有关。 8086CPU各引脚定义 2.2.1 地址总线和数据总线 2.2.2 控制总线 2.2.3 其他引脚 8086CPU各引脚定义： 地址和数据分时使用总线，共占20根引脚。 20根地址总线 输出CPU要访问的内存单元（或I/O端口）的地址 三态输出信号 与数据和状态线分时复用 16根数据总线 在CPU与内存（或I/O端口）之间传送数据 三态双向信号 与低16位地址线分时复用 2.2.1 地址总线和数据总线 （1） AD15～AD0——地址/数据总线（分时复用） （2） A19/S6～A16/S3——地址/状态线（分时复用） 在每个总线周期开始（T1时刻） 用于输出地址总线的低16位（A15～A0） 其他时间 为数据总线（D15～D0） 作地址线用时 存储器操作的T1状态，输出最高4位地址信号（A19～A16） 在I/O操作的T1状态，这些引脚不用，输出全为0 作状态线用时 输出状态信息S6～S3 S6始终为0 S5指示状态寄存器中中断允许标志（IF）的当前值 S4和S3表示正在使用哪个段寄存器 传送控制信号的一组信号线 输出线 用来传输CPU发出的控制命令（如读、写命令等） 输入线 由外部向CPU输入状态或请求信号（如复位、中断等） 工作方式选择控制线 用来控制8086的工作方式 接+5V时，8086处于最小方式 由8086提供系统所需要的全部控制信号，用来构成单处理机系统 接地时，8086处于最大方式 系统部分总线控制信号由专用的总线控制器8288提供，用于多处理机系统 在8086的16根控制总线中： 有8根的功能与工作方式无关 另外8根的功能随工作方式的不同而不同 2.2.2 控制总线 （1）最小方式 （2）最大方式 1. 与工作方式无关的控制线（公共总线） （1） —读控制信号（三态输出），低电平有效 有效时，表示CPU正从存储器或I/O端口读取信息。 （2）READY—准备好信号（输入），高电平有效 来自存储器或I/O端口，反映它们是否作好传送数据的准备 当被访问的部件没准备好时，该部件向CPU发出的READY信号为低，使8086处于等待状态，插入一个或几个等待周期TW （3）RESET—复位信号（输入），高电平有效 复位时： 8086CPU停止正在运行的操作 标志寄存器FLAGS、段寄存器（DS、SS、ES）、指令指针IP以及指令队列清零 代码段寄存器CS置为FFFFH 当复位信号变为低电平时，CPU从 开始执行程序 FFFF0H （4）INTR—可屏蔽中断请求（输入），高电平有效 有效时表示外部有中断请求 受中断允许标志IF状态的影响 （5）NMI—不可屏蔽中断请求（输入），上升沿有效 NMI有效时表示外部有不可屏蔽中断请求 不受中断允许标志IF状态的影响 （6） —测试信号（输入），低电平有效 在WAIT（等待）指令期间，8086CPU每隔5个时钟周期对TEST引脚取样： 若 为高电平，则8086循环于等待状态 若 为低电平，则8086脱离等待状态，继续执行后续指令 （7） —数据总线高8位允许/状态S7信号（输出） 在总线周期的T1时刻： BHE为数据总线高8位允许信号线，低电平有效 有效时允许高8位数据在D15—D8总线上传送 其他时刻： 该引脚用作状态S7信号线，S7为备用信号 （8） —工作方式选择（输入） 2. 与工作方式有关的控制线（最小方式） 8086的 引脚接+5V时，CPU处于最小工作方式 引脚24～31的功能定义如下： （1）ALE—地址锁存允许（输出），高电平有效 有效时表示地址线上的地址信息有效 ALE常用作地址锁存器74LS373的锁存控制信号 （2） —数据传送允许（输出） ，低电平有效 有效时表示CPU准备接收/发送数据 通常作为数据缓冲器74LS245的选通信号 （3） —数据发送/接收信号（输出） 用于指示数据传送的方向