北京交通大学电气工程学院数字电子技术第六章.ppt

第六章 可编程逻辑器件PLD 第一节 可编程逻辑器件PLD概述 第二节 可编程逻辑器件PLD的基本单元 第二节 可编程逻辑器件PLD的基本单元 第三节 可编程只读存储器PROM和可编程逻辑阵列PLA 第七节 随机存取存储器（RAM） （2）先设定电路的状态，根据触发器的激励方程和输出方程，可列出下表所示的电路状态转换表。 Q2 Q1 Q0 D2 D1 D0 Q2n+1Q1n+1Q0n+1 QCC 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 1 0 1 1 1 0 1 0 1 0 0 0 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1 0 0 0 1 1 1 1 0 0 1 1 1 0 1 0 0 0 0 0 1 0 根据状态转换表，画出下图所示的电路状态转换图。 000 101 111 110 001 011 010 100 该电路是能够自启动的同步六进制计数器。 在计算机及数据处理系统中需要存放大量数据、中间结果、表格等设备，可以用随机存取存储器RAM。 RAM可分为单极型和双极型，这里只以单极型RAM为例进行分析。 单极型RAM又可分为静态RAM与动态RAM：静态RAM是用MOS管触发器来存储代码，所用MOS管较多、集成度低、功耗也较大。动态RAM是用栅极分布电容保存信息，它的存储单元所需要的MOS管较少，因此集成度高、功耗也小。静态RAM使用方便，不需要刷新。 一、RAM的基本结构 RAM的基本结构如下图所示： 存储矩阵、 地址译码器 读写电路 地址 片选信号 读写控制信号 数据输入 和输出信号 * 可编程逻辑器件PLD概述 可编程逻辑器件PLD的基本单元 可编程只读存储器PROM和可编程逻辑阵列PLA 可编程阵列逻辑PAL和通用阵列逻辑GAL 高密度可编程逻辑器件HDPLD原理及应用 现场可编程门阵列FPGA 随机存取存储器RAM 小结 PLD是70年代发展起来的新型逻辑器件。 一、PLD的基本结构 与门 阵列 乘积项 PLD主体 输入 电路 输入信号 互补 输入 输出函数 反馈输入信号 或门 阵列 和项 输出 电路 F2=B+C+D 二、PLD的逻辑符号表示方法 1. 输入缓冲器表示方法 A A A 2. 与门和或门的表示方法 固定连接 编程连接 F1=A?B?C × 下图给出最简单的PROM电路图，右图是左图的简化形式。 实现的函数为： 固定连接点 （与） 编程连接点 （或） 三、PLD的分类 1．与阵列固定，或阵列可编程： 可编程只读存储器PROM 可擦除编程只读存储器EPROM PLD基本结构大致相同，根据与或阵列是否可编程分为三类： 2．与阵列，或阵列均可编程： 可编程逻辑阵列PLA 3．与阵列可编程，或阵列固定： 可编程阵列逻辑PAL 通用阵列逻辑GAL 高密度可编程逻辑器件HDPLD A B C B C A 0 0 0 0 0 1 0 1 0 1 1 1 连接点编程时，需画一个叉。 全译码 1．与阵列固定，或阵列可编程 2. 与、或全编程： 代表器件是PLA（Programmable Logic Array）。在PLD中，它的灵活性最高。下图给出了PLA的阵列结构。 由于与或阵列均能编程的特点，在实现函数时，所需的是简化后的乘积项之和，这样阵列规模比PROM小得多。 × × 不像PROM那样与阵列需要全译码。 3. 与编程、或固定：代表器件PAL（Programmable Array Logic） 和GAL（Generic Array Logic）