布局中的布线拥挤度估计及其优化.pdfVIP

维普资讯 第4O卷 第3期 上 海 交 通 大 学 学 报 Vo1．4ONo．3 2006年 3月 JOURNALOFSHANGHAIJIAOTONG UNIVERSITY Mar．2006 文章编号 ：1006—2467(2006)03—0369—04 布局中的布线拥挤度估计及其优化 程 锋， 毛军发， 李晓春 (上海交通大学 电子工程系，上海 200240) 摘 要 ：针对版图设计阶段越来越严重的布线拥挤 问题 。提 出了一种有效降低布线拥挤度 的标准 单元布局算法．它是在高质量线长优化布局之后对布线拥挤度进行单独优化．该算法使用一种新的 改进的布线模型对芯片的布线情况进行估计 ，采用以线网为中心移动的优化方法解决局部 区域 内 的布线拥挤 问题．实验结果表 明，该算法在使线网总长略微增加的同时使芯片的布线拥挤度 问题得 到 了很好的解决． 关键词：版图设计 ；拥挤度；标准单元 ；布局 ；布线估计 中图分类号：TN402 文献标识码 ：A TheCongestionEstimationandMinimizationduring Placement CHENGFeng， MAOjun—fa， L Xiao—chun (Dept．ofElectronicEng．。ShanghaiJiaotongUniv．，Shanghai200240。China) Abstract：Anefficientplacementalgorithm forstandardcelllayoutwaspresentedtoreduceroutingconges— tion．Itisapostprocessingcongestionreductiontechniqueafterthehighqualitywirelengthdrivenplace— ment．Itestimatestheroutingcongestion throughanew improvedroutingmodelandusesanet—centric movingstrategytosolvelocalregionalroutingproblem．Theexperimentalresultsshow thatthealgorithm solveswelltheroutingcongestionproblem withaslightincreaseinwirelength． Keywords：layoutdesign；congestion；standardcell；placement；routingestimation 传统的版图设计工具在布局阶段最小化线网总 局可能需要多次循环反复．对于规模较小的电路 。循 长和优化时延 ，以获得较小芯片面积和可靠的电路 环操作所需的时间是可 以接受的，但随着芯片规模 性能，然后在后续的布线阶段对芯片中的单元进行 的扩大和复杂度的提高。这种依靠反复循环改进版 布线连接．然而，随着芯片规模的扩大和工艺水平的 图设计的做法很难在人们能够接受的时间内解决布 提高．布线阶段的布线拥挤问题显得越来越突出．优 线拥挤问题． 化布局往往造成某些局部区域存在大量的线网，无 因此，人们提出在布局阶段就将布线拥挤度作 法实现 100 布通率．从而出现布线拥挤．当在布线 为一个优化 目标。希望发现并尝试降低存在的区域 阶段发现某些区域存在布线拥挤问题时，需要返 回 布线拥挤问题．近些年来 ，在布局阶段考虑布线拥挤 到布局阶段重新调整单元在芯片中的位置．这种 由 度优化的布局算法已形成多个解决方案，主要涉及 最初存在布线拥