0.18μm低压高速高PSRR集成运放芯片设计.pdfVIP

VoL 第4l卷第1期 微电子学 41，N0．1 2011年2月 MZcrDefecfrD聘ics Feb．2011 8 0．1 ltm低压高速高PSRR集成运放芯片设计 赵秋明，赵明剑，王卫东 (桂林电子科技大学信息与通信学院，广西桂林541004) 1．8V 摘要：基于0．18肚m CMOS标准工艺，设计了一个低压、高速、高稳定性、高电源抑制比 的集成运算放大器芯片。设计中，采用密勒补偿电容，结合调零电阻补偿技术、集成三支路基准电 流源高输出阻抗电流分配电路及一种自偏置和预校准偏置电压源，有效地提高了系统的速度和带 宽，并具有优良的电源抑制比。利用Cadence Spectre仿真器，对芯片版图进行后端仿真验证。当 负载电阻为100kQ、负载电容为2pF时，芯片功耗4mw，单位增益带宽900MHz，电源抑制比 一100 dB，开环直流电压增益68dB，相位裕度102。，建立时间4．5as，压摆率240 V／／卫s，输出摆幅 o．116～1．6 V。仿真结果表明，该芯片可应用于中频、低频段的模拟电路系统，尤其适用于处理微 弱信号的高性能电子系统。 关键词：运算放大器；密勒补偿；调零电阻；三支路基准电流源；预校准 中图分类号：TN492 文献标识码：A A 8 and with PSRR 0．1 Low-Voltagemgh-SpeedIntegratedOp-AmpHilgh pLm ZHA0 Qiuming，ZHA()Mingjian，WANGWeidong (Guilin Electronic 541004。P．R．C抗ina) Universityof Technology。Guilin，Guangxi Abstract：A aM with and R5RRwasde- low-voltagehigh-speedintegratedoperationalamplifierhiIghstabilityhigh 0．18“rn1．8VCM㈣standard this currentreferenceand signed酬on technology．Indesign，tri-branch self-biasing bias soufcewere Miller wasusedincombinationwith pre-regulatorvoltage integrated，andcompensationcapacitor zeroing resistor to circuit and achieveexcellent磷；RRPostsimula— compensationtechniqueeffectivelyimprovespeedstability。and tionwithCadence’S showedthat，under100k12loadresistanceand2 load circuithad Spectre