FPGA布线通道分布对面积效率的影响研究.pdfVIP

第28 卷第 10期 电 子 与 信 息 学 报 Vol.28No.10 2006 年 10 月 Journal of Electronics Information Technology Oct.2006 FPGA 布线通道分布对面积效率的影响研究 ① ① ② 徐新民 王 倩 严晓浪 ①(浙江大学 电子电路与信息系统研究所 杭州 310027) ②(浙江大学 超大规模集成电路设计研究所 杭州 310027) 摘 要 该文提出了现场可编程门阵列(FPGA)布线通道不均匀分布对芯片面积的影响。引入几个典型的数学分布 函数(高斯，正弦和三角分布) ，实现通道容量随函数分布变化的新 FPGA 结构。将这些结构的 FPGA 与传统的布 线通道均匀分布的 FPGA 作比较，结果表明按照数学分布变化的布线通道分布结构比均匀分布情况下的面积效率 要高。亦即通道分布的变化趋势是峰值位置位于芯片中央，即通道容量最大，从中间位置向边缘按函数变化趋势 逐渐变小。 关键词 FPGA ，布线，通道容量，轨道，高斯分布 中图分类号：TN402，TN403 文献标识码：A 文章编号：1009-5896(2006)10-1959-04 The Research of Area-Efficiency for the Routing Channel Distribution in FPGAs Xu Xin-min① Wang Qian① Yan Xiao-lang② ①(Institute of Electronic Circuit and Information System, Zhejiang University, Hangzhou 310027, China) ②(Institute of VLSI Design, Zhejiang University, Hangzhou 310027, China) Abstract The effect of track distribution on chip area is investigated in this paper. Several typical distributions in math (Gaussian, Sine and Trigonal) are introduced to realize FPGAs architectures with routing channel width varying randomly on software platform. These various kinds of FPGA architecture are made comparison to the traditional FPGA with uniform routing channel width. The key results are that the non-uniform routing architectures educed from the introduction of math’s distribution have a better area efficient than the uniform ones without sacrificing the circuit speed. And the trend of routing channel width transformation is that in the center of the chip is t