循环冗余校验算法的FPGA高速实现.pdfVIP

第 28卷 第 5期 周 口师范学院学报 2011年 9月 Vol_28NO．5 JournalofZhoukouNormalUniversity Sep．2O11 循环冗余校验算法的FPGA高速实现 耿文波 ，张思维 (1．周 口师范学院 物理与电子工程系，河南 周 口466001； 2．黄淮学院 电子科学与工程系，河南 驻马店 463000) 摘 要 ：介绍 了循环冗余校验原理，并 以CRC一16生成多项式为例 ，用 VerilogHDL硬件描述语言描述该算 法．采用 QuartusII8．0进行综合 、仿真 ，并用CycloneII系列的EP2C35F672C6器件适配和编程下载 ，在DE2 开发板上 实现．该 CRC模块 既是 CRC校验生成模 块 ，又是 CRC校验检 错模 块．另外 ，该 CRC模 块还 可以封 装成具有 Avalon总线接 13的 自定义组件 IP核 ，从而可以重复利用．实验结果表 明，该校验器速度快，占用资 源少，并在实际中得到了应用． 关键词 ：循环冗余校验 ；生成多项式；VerilogHDL语言；现场可编程 门阵列 中图分类号：TN914．3 文献标志码：A 文章编号 ：1671—9476(2011)05—0032—04 数字信号在通信信道上传输时 ，由于各种 原 1 CRC码及其校验原理 因，接收端收到的数字信号常常会发生错误．为保 CRC码结构如 图 1所示．整个编码长度为 n 证传输过程的正确性 ，需要对通信过程进行差错控 位，其 中M(z)是待传送 的k位二进制序列 (信息 制．在实现差错检测控制的众多方法 中，循环冗余 码元)，后面是拼接 的n一是位 (r位)校验位 (校验 校验(CRC)就是一类重要的线性分组码．16位的 码元)．M (z)被一个事先选择的r+1位 “生成多项 CRC码检错率如表 1所示Ⅲ．可见循环冗余校验 式，，G(z)相除 ，得到 的 r位余数就是校验码元 R 具有极强 的检错 能力 ，是一种高效 的差错控制方 ()．接收端使用相 同的生成多项式相除，若能整 法 ，因此广泛应用于测控及数据通信领域 ，同时具 除，表 明接收的信息无差错 ；当不能整除时，则说明 有编码和解码方法简单 、检错能力强、误判概率很 信息出错． 低和具有纠错能力等优点． 表 1 16位 CRC码的检错率 ●—— — — ～ — 一 ^位 ～ - ， ^位 ■● (n-k)位_