EDA技术使用教程第四版课件 四章_QuartusII应用向导1and2.ppt

* * 第4章 Quartus II 应用向导 EDA技术实用教程 —VHDL版(第四版) 本章以设计示例介绍原理图输入设计方法。 元件库： 基本逻辑元件库prim：与/或/非、触发器、输入输出等 宏功能元件库mf：74系列器件 参数可设置的宏功能块LPM：ROM/FF等 第4章 Quartus II 应用向导 优势：多层次设计、功能和时序仿真、随时更改设计方案、编译和下载在FPGA/CPLD上进行硬件测试验证。 4.1 基本设计流程 4.1.1 建立工作库文件夹和编辑设计文件 （1）为本项工程设计新建一个文件夹 注意： 文件夹名不能用中文，且不可带空格。 不要将工程文件夹设在计算机已有的安装目录中 / 桌面上！ 正确： （2）输入设计项目（原理图或源文件） 1. 新建一个 设计文件 2. 原理图输入方法 设计，选择打开 原理图编辑器 3. 点鼠标右键 产生此窗， 选择“Insert Symbol” 输入一个元件 （2）输入设计项目（原理图或源文件） 4. 基本元件库 中的各种逻辑元件 5. 用鼠标双 击这基本元件库 将所需元件全部调入原理图编辑窗 连接好的原理图 输出引脚：OUTPUT 输入引脚：INPUT 将他们连接 成半加器 （3）文件存盘 1. 点击这里 注意，要存 在自己建立 的文件夹中 2. 文件名取为 h_adder.bdf （ 1）打开并建立新工程管理窗口 4.1.2 创建工程 创建工程 h_adder 将所有相关的文件 都加入此工程 （ 2）将设计文件加入工程中 （ 3）选择目标芯片 选择目标芯片 （ 4） 工具设置（默认） （ 5） 结束设置 1. 选择这里 4.1.3 编译前设置 （ 1） 选择FPGA目标芯片（创建工程时已选好） 2. 勾上(对FPGA 配置失败后能 自动重新配置) 4.1.3 编译前设置 （ 2） 选择配置器件的工作方式 2. 编译成功后 的报告信息 4.1.4 全程编译 1. 选择这里 硬件耗用统计 进度和分类 界面下方会提示编译信息：若纠错需从上至下。 波形编辑器 4.1.5 时序仿真 （ 1） 打开波形编辑器 端口显示区 波形显示区 （ 2） 设置仿真时间区域 选择60微秒 比较合适 （ 3） 波形文件存盘 波形文件存盘（h_adder.vwf） 打开信号 节点查询窗口 （ 4） 将工程h_adder的端口信号节点选入波形编辑器中 点击list 如果没有找到端口，需要重新编译。 把需要端 口拖入 向波形编辑器 拖入信号节点 （ 4） 将工程h_adder的端口信号节点选入波形编辑器中 设置波形 输入信号 用此键改变仿真 区域坐标到合适 位置。 点击‘1’，使拖黑 的电平为高电平 （ 5） 编辑输入波形 （ 6） 总线数据格式设置和参数设置 （ 7） 仿真器参数设置（Assignment / Settings） 点击这里 启动仿真器 仿真结果 （ 8） 启动仿真器 （ 9） 观察仿真结果 (10) 将设计项目设置成可调用的元件 将当前文件变成了一个包装好的单一元件(Symbol)，放置在工程路径指定的目录中以备后用(h_adder.bsf)。 4.1.6 应用RTL电路图观察器 选择这里 4.1.7 设计全加器顶层文件 连接好的全加器原理图f_adder.bdf （1）输入设计项目和存盘 （ 2）打开并建立新工程管理窗口 f_adder.bdf 工程设置窗 （ 2）打开并建立新工程管理窗口 加入本工程所有文件 （ 3）时序仿真 全加器工程 f_adder的仿真波形 复习 p96 _4.1节，p116-119 预习 p120_4.5.2