DSPBA_For_Cust_FAE.pptVIP

* 滤波器的频率响应 * 选择Quartus 图标，编译 ５通道，时钟设置为120M,可以到212.59M * DSP Builder – Advanced Blockset优点 编辑系统参数： 　通道数 : ５－10 　系统时钟: 120M-240M * 修改参数后编译结果 10通道，时钟设置为240M,可以到289.44M * 快速设计 5 chan, Cyclone III 10 chan, Cyclone III Requested Clock (MHz) 120 240 Actual Fmax (slow model, 85C) 212 250 Multiplier Count (9x9) 6 6 Logic Resources (registers) 777 1136 Block Memory Resources (kbits) 10 5 * 议题 DSP Builder – Advanced Blockset　是? 为什么值得我们使用？ DSP Builder 模块介绍　 DSPBA 的使用 　通过一个demo来进行演示 　调用模块； 　参数设置； Value proposition details * DSPB Advanced Blockset 硬件工程师 只需要修改通道数和所需要的时钟频率，不需要自己动手去进行时序约束和控制逻辑 产生高效率的ｈｄｌ 可以在同一平台选择不同的器件进行性能优化和成本优化 系统工程师 在硬件平台中实现算法 产生设备或者分设备的规格给硬件工程师 * 自动的时序优化 D Q CLK D Q CLK D Q CLK 根据系统参数自动增加寄存器 D Q CLK Focuses on optimizing key DSP design elements Removes these complexities through automation DSPB Advanced Blockset : * 只需要建立一次模型，以后设计就直接进行修改 设计过程中的系统参数设置 Thank you ! * * * ? 2008 Altera Corporation—Confidential Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus, and MegaCore are trademarks of Altera Corporation ? 2008 Altera Corporation—Confidential DSP Builder Advanced Blockset Customer And FAE Training_Cytech * 议题 DSP Builder – Advanced Blockset　 CIC+FIR 测试: 容易度测试 Speed 测试 资源测试 DSPBA 的功能和使用 　 * CIC+FIR 测试 容易度测试: 在CIC 设计的基础上增加FIR; Speed 测试: 1 100M 的系统时钟 : Fmax ==? 2 200M 的系统时钟 : Fmax ==? 资源测试 : 单通道测试 多通道测试 　 * DSP Builder 设计流程 #3 Automatic FPGA compilation #3 Create SOPC plug-in #4 Program Debug Hardware 在matlab中实现FPGA 的设计 　　ａ matlab 超强的数学运算功能 　　ｂ可视化的软观察 DSP Builder 自动产生RTL 文件 Quartus 软件完成编译，布局布线 在Simlink中　可以直接使用signaltap 在线调试功能 #1 Enter FPGA design in Simulink #2 Generate RTL * 议题 DSP Builder – Advanced Blockset? 为什么值得我们使用？ DSP Builder 模块介绍　 DSPBA 的使用 　通过一个demo来进行演示 　调用模块； 　参数设置； Value proposition details * DSP Builder Advanced Blockset? DSPB-AB 是新一代的设计工具，和DSP Builder 一样，也是基于 Simulink的设计工具。 不包含在DSP Builder 平台中 与外部的ＨＤＬ设计融为一体 和Quartus II软件高效能地结合在一起。 * DSP Builder- Adv