AVR_TWI总线学习笔记.pdfVIP

AVR TWI总线学习笔记 ATMEL公司的AVR 芯片上的TWI总线兼容I2C 总线。如何利用该硬件功 I2C 能读写 设备网上的资料不多，而且很多很难得懂。因此我查阅了 ATMEL公司的技术文档，在学习的过程中，写下这篇笔记。 TWI I2C 2 SDA( 接口是两线制的串口，与 接口一样， 线的名称都是 串行数 ) SCL( ) 2 据地址线和 串行时钟线。在与设备相连时， 线都需要有上拉 电阻相连。如果设备输出为高阻时，上拉电阻将电平拉高。 一、地址包格式 TWI 9 7 1 R/W 所有在 总线上传送的地址包均为 位，包括 位地址位， 个 控 1 R/W 1 R/W 0 制位和 个应答位，如果 为 ，则执行读操作。如果 为 ，则执行 写操作。 9 SCL(ACK) SDA 从机被寻址后，必须在第 个 周期通过拉低 做出应答，若 从机忙或者无法响应主机，则应该在ACK周期保持SDA为高。然后主机 可以发出STOP状态或者REPSTART状态重新开始发送。地址包包括从机地址 SLA+R SLA+W READ WRITE 和称为 或者 的 或者 位。 地址字节的MSB首先被发送。 所有1111xxxx的地址均保留，以便将来使用。 二、数据包格式 TWI 9 8 所有在 总线上传送的数据包均为 位，包括 个数据位和一个应答位。 START STOP 在数据传送中，主机产生时钟及 与 状态，而接收器响应 ACK 9 SCL SDA SDA 接收。应答是 在第 个 周期拉低 实现的。如果接收器使 为 高，则发送NACK信号。如果接收器由于某种原因不能接受更多数据，应在 最后一个数据字节后发出NACK信号告诉发送器停止发送。 数据的MSB首先发送。 三、地址包和数据包组合成一个完整的传输过程 发送主要由START状态，SLA+R/W，至少一个数据包和STOP状态组成。 START STOP 只有 与 状态的空信息是非法的。 四、比特率发生单元 TWI工作于主机模式时，比特率发生器控制时钟信号SCL的周期。具体数 值由TWI状态寄存器TWSR的预分频系数以及比特率寄存器TWBR设定。 当TWI工作在从机模式时，不需要对比特率或者预分频系数进行设定，但 CPU TWI SCL 16 从机 时钟频率必须大于 时钟线 频率的 倍。 注意，从机可能会延长SCL低电平时间，从而降低TWI总线的平均时钟周 期。 SCL频率计算公式： SCLFRE=CPUFRE/(16+2(TWBR)4^TWP