《数字逻辑电路》试题.docVIP

《数字逻辑电路》试题 填空题：（每题3分，共30分） 组合逻辑电路的基本单元是__________；时序逻辑电路的基本单元是__________。 组合逻辑电路中的竞争冒险是指当逻辑门有_____个输入信号同时向________状态变化时，输出端可能产生______的现象。 描述一个时序逻辑电路的功能，必须使用三个方程式，它们是_________、__________和__________。 由于一个触发器有____个稳态，所以它可以记录____位二进制码。存储16位二进制信息需要_____个触发器。 时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的________，而且还与电路_________有关，因此时序逻辑电路中有_________。 对于JK触发器，若J=K，则可完成_____触发器的逻辑功能；若，则可完成_____触发器的逻辑功能。 电路如图所示，若在输出端Z得到10KHz的矩形波，则该电路时钟脉冲CP的频率是_______。 如图所示的电路是______步______进制计数器。 某时序电路的状态转换表如下所示，则该电路是模______计数器，电路________自启动。 Z 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 1 0 0 1 1 1 0 0 0 1 0 0 0 0 0 1 1 0 1 1 1 0 0 1 1 0 0 1 0 1 1 1 1 1 0 1 0 八位移位寄存器，串行输 入时经_____个CP脉冲后，8位数码全移入寄存器中。若该寄存器已存满8位数码，欲将其串行输出，则需经_____个CP脉冲后，数码才能全部输出。 选择题：（每题2分，共20分） 1、逻辑函数得最小项标准表达式是_____。 A.; B.; C.; D.。 2、下列逻辑电路中，不是组合逻辑电路的有______。 A.译码器; B.编码器; C.全加器; D.寄存器。 3、时序逻辑电路中必须有_______。 输入逻辑变量; B.时钟信号; C.计数器; D.编码器。 4、有一个或非门构成的基本RS触发器，欲使该触发器保持原态，即，则输入信号应为______。 A.S=R=0; B.S=R=1; C.S=1,R=0; D.S=0,R=1。 5、对于JK触发器，输入J=0，K=1,CP脉冲作用后，触发器的次态应为_______。 A.0; B.1; C.不定状态。 6、用n个触发器构成计数器，可得到的最大计数长度（即计数模）为______。 A.n; B.2n; C.; D.。 7、一位8421BCD码计数器至少需要_____个触发器。 A.3; B.4; C.5; D.6。 8、电路如图所示，若输入CP脉冲的频率为20KHz，则输出Z的频率为______。 A.20KHz; B.10KHz; C.5KHz; D.40KHz。 9、1024(1位的ROM，地址线为_______条。 A.8条; B.12条; C.10条; D.7条。 10、RAM是指______。 A.随机读写存储器; B.只读存储器; C.可编程的只读存储器; D.可擦可编程的只读存储器。 三、用卡诺图划简逻辑函数（每题5分，共10分） F(