系统芯片SOC设计原理 教学课件 罗胜钦 第04章 基本数字逻辑单元的设计.pdfVIP

系统芯片SOC设计原理 教学课件 罗胜钦 第04章 基本数字逻辑单元的设计.pdf

  1. 1、本文档共71页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第四章 基本数字逻辑单元的设计 4.1 组合逻辑设计 4.1.2 三态缓冲器和总线缓冲器 8bit单向总线缓冲器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY tri_buf8 IS PORT (din :IN STD_LOGIC_VECTOR (7 DOWN TO 0); dout :OUT STD_LOGIC_VECTOR (7 DOWN TO 0); en :IN STD_LOGIC); END tri_buf8; ARCHITECTURE data_flow OF tri_buf8 IS PROCESS (en, din) En BEGIN din(0) dout(0) IF (en=1) THEN din(1) dout(1) dout = din; ELSE din(2) dout(2) dout = ZZZZZZZZ; din(3) dout(3) END IF; din(4) dout(4) END PROCESS; END data_flow ; din(5) dout(5) din(6) dout(6) din(7) dout(7) 双向总线缓冲器 。 用VHDL语言描述的双向总线缓冲器 a b en dir 功能 dir 1 X 高阻态 0 0 a=b en 0 1 b=a LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY dobl_tri_buf8 IS

您可能关注的文档

文档评论(0)

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档