原创力文档- 1、本文档共4页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种适用于标准单元设计的缓冲器插入及布线算法
35 3 Vol35, 3
2005 6 M icroelectronics Jun2005
: 2005)
任 杰, 毛军发, 李晓春
( , 200030 )
: 在考虑标准单元设计方法特点的基础上, 提出了一种针 互连线时延优化的缓冲器插入
及布线算法该算法考虑标准单元设计中的缓冲器插入区域限制,在布线的同时插入缓冲器,能有
效实现单路径时延最小化
: 缓冲器; 互连线时延; 标准单元设计方法; 布线
: TN402 : A
A Routing w ith BufferInsertion A lgorithm for StandardCellM ethodology
REN Jie, MAO Junfa, LI iaochun
(D ep tof E lectronic Eng ineering, Shanghai Jiaotong Univ, Shanghai 200030, PRCh ina)
Abs tract: Taking bufferinsertion position restriction for standardcellmethodology into consideration, a routing with
bufferinsertion algorithm is presented for interconnect delay optmi izationThe algorithm can reachm inmi um Elmore delay
on single sourcesink path
K ey w ord s: Buffer; Interconnect delay; Standardcellmethodology; Routing
EEA CC: 1130B
,
1 引 言
[2, 3]
( postlayout) ,
VLSI, ,
, GHz ,
VLSI ;
, ,
,
,
[ 1]
H aiZhou
ASIC
[4]
,EDA
,(Foundry)
()
( row ),,
文档评论（0）