微机原理与接口技术 教学课件 李燕萍 华继钊 凌海云 WJYL7z 10z.pdfVIP

184 微机原理与接口技术 第 7章 可编程中断控制器8259A 本章重点 可编程中断控制器8259A 的基本结构、初始化命令字（ICW ）、状态寄存器 及编程步骤 本章难点 8259A 的硬件连接及应用编程 8086 系统只有一个INTR 输入端口，如果有多个中断源，如何与INTR 相连？中断向 量如何区分？它们的中断优先级又怎么判断？可编程中断控制器 8259A 就是为解决这些 问题而设计的。它可以接受多个外部中断源的中断请求，并进行优先级的判定，选出优先 级最高的中断请求，同时将这个请求送到CPU 的INTR 端口。CPU 进入中断服务子程序， 8259A 中断控制器仍然负责外部中断请求的管理，例如利用8259A 可以实现中断嵌套。 中断控制器8259A 是一种可编程的、具有强大中断管理功能的大规模集成电路芯 片。一个8259A 可以管理8 个中断源，通过级联方式最多可扩展到64 个，每一个中断 源均可通过编程实现屏蔽和开放。CPU 响应中断后，8259A 能在中断响应周期内向CPU 提供中断类型号，从而使CPU 执行中断服务程序。8259A 有多种工作方式，可以通过 命令改变它的工作方式，所以使用非常灵活。 7.1 8259A 的基本结构 7.1.1 内部结构 8259A 的内部结构如图7.1 所示，主要由8 个功能模块组成。 图7.1 8259A 的内部结构图 1．中断请求寄存器IRR(interrupt register) 10 A/D D/A 185 第 章 和 转换 IRR 是具有锁存功能的8 位寄存器，它的0～7 位分别对应IR ～IR ，有中断请求 0 7 相应位置“1”，没有中断请求相应位置“0 ”。 2．中断服务寄存器ISR(interrupt service ) ISR 是8 位寄存器，用于保存所有正在被服务的中断请求。8259A 收到CPU 发的第 一个INTA 信号后，使被响应的中断请求对应的ISR 置“1”，相对应的IRR 置“0 ”。中 断嵌套时，ISR 可能有多个位置“1”。 3．中断屏蔽寄存器IMR(interrupt mask register) IMR 是8 位寄存器，用于保存需要屏蔽的中断。“1”表示屏蔽相应中断请求；“0 ” 表示开放相应中断请求。 4．优先级判别器PR(priority register) 有可能多个中断请求信号同时加到IR ～IR ，可以由PR 来判别它们的优先级，以 0 7 保证响应优先级最高的中断请求。 5．数据总线缓冲器 它是一个双向三态缓冲器，在CPU 给8259A 写入控制字、读取8259A 的状态信息、 读取中断类型码时提供数据缓冲。 6．读/写逻辑 用来接收来自CPU 的读/写控制命令和片选控制信号。当CPU 执行IN 指令时，CPU 的读信号RD 与A0 配合，将8259A 的内部寄存器的内容通过数据总线传给CPU ；当执 行OUT 指令时，CPU 的写信号WR 与A0 配合，将数据总线上的控制命令字写到8259A 的控制寄存器中。 7．控制逻辑 控制逻辑按照初始化的工作方式控制8259A 的全部工作。控制逻辑根据IRR 和PR 向CPU 发出INT 中断请求，并且接收CPU 发的INTA 响应信号，从而使8259A 进入中 断状态。 8．级联缓冲比较器 一片8259A 只能接收8 级中断，当超过8 级时，可用多片8259A 级联使用，构成 主从关系。对于主8259A，其级联信号CAS2～CAS0 是输出信号，而对于从8259A， 级联信号CAS2～CAS0 是输入信号。 此时，主8259A 的SP 端为“1”，从8259A 的SP 端为“0 ”，且从8259A 的INT 输 出接到