2005-2006学年春季学期《数字电路逻辑设计》课程期末考试试题(B卷).docVIP

2005-2006学年春季学期《数字电路逻辑设计》课程期末考试试题（B卷） 说明：学生将答案写在试卷中，不另附答题纸。学生可随身携带字典。 题目 一 二 三 四 五 总成绩 复核 得分 阅卷教师 填空题（30分，每空2分） 1、（11111012=（______________）16 ，（6840）10=（________________________）8421BCD 。 2、四位二进制计数器可以实现计数的最大模值是 。 3、对于变量的任一组取值，任意两个最小项的乘积为_____，全体最小项之和为______。 4、已知 ，则其对偶式F′＝_____________________ ；F的反函数=_____________________。 5、逻辑门电路能够驱动同类负载门的个数称为 ___ 。 6、一个四位二进制递减计数器的初态为1100，经过三个计数脉冲后，该计数器的状态为 。 7、触发器可记录_______位二进制码，存储8位二进制码信息需要_______个触发器。 8、将8k×4位的RAM扩展为64k×8位的RAM，需用 片8k×4位的RAM，同时还需用一片 译码器。 9、有一个6位D/A转换器，满为10V，则能分辨出 V的电压。10、欲得到一个振荡频率高度稳定的矩形波，应当采用 电路。 单项选择题（10分，每题1分） 1、[1011]2对应的余3码为（ ）。 A） 1110 B） 1101 C） 1010 D） 1011 2、下列各进制数中，值最小的是（ ）。 A） [56]10 B） [3A]16 C） 2 D） 8421BCD 3、已知，则使L为1的A、B、C取值组合为( ）。 A） B）C）D） 110 A）标准TTL电路 B）低功耗肖特基TTL电路 C）高速TTL电路 D）高速CMOS电路 5、能够实现线与功能的是（ ）。 A） TTL与非门 B） 三态逻辑门 C）集电极开路门 D） CMOS逻辑门 6、电路如图所示，不能实现的电路是 （ ）。 7、由n位寄存器组成的扭环型移位寄存器可构成（ ）进制计数器。 A） n B） 2n C） 4n D） 无法确定 8、下列触发器中，只有翻转功能的是（ ）触发器。 A） RS型 B） JK型 C） D型 D） T′型 9、现场可编程门阵列简称为（ ）。 A） PAL B） EPLD C） CPLD D） FPGA 10、某D/A转换器满刻度输出为8V，其最小输出电压增量uLSB＝1mV，由此可知该转换器是（ ）位D/A转换器。 A） 11 B） 12 C） 13 D） 14 判断题（10分，每题2分） 1、当选用共阴极LED数码管时，应配置输出低电平有效的七段显示译码器。 （ ） 2、若两逻辑式相等，则它们对应的对偶式也相等。 （ ） 3、钟控RS触发器是脉冲触发方式。 （ ） 4、A/D转换过程通过取样、保持、量化和编码四个步骤。 （ ） 5、单稳触发器和施密特触发器是常用的脉冲信号整形电路。 （ ） 分析题（共20分） 利用公式法