数字逻辑电路测试与设计 第十七讲（4课时）数字钟设计（五）新.pptVIP

* 数字逻辑电路 测试与设计 第十七讲 4课时 四、数字钟的设计与制作 四、数字钟的设计与制作 P4M2 用VHDL语言设计功能模块 六十进制计数器 四、数字钟的设计与制作 P4M2 用VHDL语言设计功能模块 二十四进制计数器 四、数字钟的设计与制作 P4M2 用VHDL语言设计功能模块 １）编码器的实现 ２）普通译码器的实现 ３）显示译码器的实现 ４）码制转换器的实现 ５）分频器的实现 ６）计数器的实现 ７）移位寄存器的实现 四、数字钟的设计与制作 P4M2 用VHDL语言设计功能模块 读程序 四、数字钟的设计与制作 作业: 1. P210 设计题3，9。 2.试用VHDL语言设计二十四进制计数器，并将验证正确 的程序下载到实验板中。 作业以电子档形式提交. 四、数字钟的设计与制作 P4M2 用VHDL语言设计功能模块 The End *