XILINXISE设计教程.ppt

基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 下载属性设置,此处选择默认设置,然后点击“OK”按纽 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 xc3s500e,已经分配了下载文件top.bit 鼠标右健点击 芯片图标,出现 下面的菜单 点击“Program”选项，开始对FPGA进行编程 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 点击“OK”按钮 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 出现编程进度条 编程完成后，出现 下面界面 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 点击Create PROM File 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 选择Xilinx Flash/PROM选项 点击该按钮，进入下一步 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 下拉框中选择xcf04s 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 选择Add Storage Device XCF04S被添加 点击该按钮，进入下一步 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 点击“浏览”按钮， 定位要转换的比特流 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 定位到设计工程所在的目录 输入名字“counter_burn” 点击“OK”按钮 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 点击“OK”按钮 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 选择top.bit文件 点击“打开”按钮 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 点击“No”按钮，不添 加其它需要转换的比 特流文件 点击“OK”按钮 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 在主菜单下，选择 Operations-Generate File… 关闭该界面 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 下面将生成的PROM文件烧到PROM芯片中。 选择Boundary Scan 准备分配PROM文件给XCF04S 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 鼠标右键点击芯片图标 选择Assign New Configuration File… 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 选择counter_burn.mcs文件 点击“打开”按钮 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 鼠标右健点击 芯片图标,出现 下面的菜单 点击“Program”选项，开始对FPGA进行编程 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 出现编程进度条 编程完成后，出现 下面界面 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 关闭电源重新上电，程序从PROM自动引导到FPGA芯片中。 关闭配置界面，不保存任何信息。（一定不要保存 任何信息） 基于VHDL语言的ISE设计流程--对该设计进行行为仿真 点击“Next”按钮 基于VHDL语言的ISE设计流程--对该设计进行行为仿真 点击“Finish”按钮 基于VHDL语言的ISE设计流程--对该设计进行行为仿真 刚才的设计文件 生成的测试平台test.vhd模板文件 基于VHDL语言的ISE设计流程--对该设计进行行为仿真 删除此段代码 基于VHDL语言的ISE设计流程--对该设计进行行为仿真 添加此段代码 用于生成rst测 试信号 基于VHDL语言的ISE设计流程--对该设计进行行为仿真 添加此段代码 用于生成clk测 试信号 基于VHDL语言的ISE设计流程--对该设计进行行为仿真 展开ISim Simulator 双击Simulate Behavioral Model 基于VHDL语言的ISE设计流程--对该设计进行行为仿真 点击“按钮”，直到出现窗口波形 仿真波形窗口 基于VHDL语言的ISE设计流程--对该设计进行行为仿真 可以在控制台窗口，输入命令控制仿真的运行 输入run 1ms, 控制仿真运行时间到1ms 关闭整个仿真窗口,继续下面的设计, 为了将来在硬件上看到灯的变化所反映 的计数器的工作状态,需要在top.vhd设计文件,添加分频时钟部分代码, 基于VHDL语言的ISE设计流程--对该设计继续添加代码 选中Implementation 选中top.vhd, 并点击打开该文件