chapter3 存储系统.ppt

1.双端口存储器的逻辑结构 双端口存储器是指同一个存储器具有两组相互独立的读写控制线路,是一种高速工作的存储器。它提供了两个相互独立的端口，即左端口右端口。它们分别具有各自的地址线、数据线和控制线，可以对存储器中任何位置上的数据进行独立的存取操作。 3.4.1? 双端口存储器 2.无冲突读写控制 当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。当任一端口被选中驱动时，就可对整个存储器进行存取，每一个端口都有自己的片选控制和输出驱动控制。 3.有冲突的读写控制 当两个端口同时存取存储器同一存储单元时，便发生读写冲突。为解决此问题，特设置了BUSY标志。 由片上的判断逻辑决定对哪个端口优先进行读写操作，而暂时关闭另一个被延迟的端口。 　 3.4.2多模块交叉存储器 1.存储器的模块化组织 主存储器可以由若干个模块组成。 每个模块一般有相同的容量和存取速度，各模块可以有各自都有独立的地址寄存器、地址译码器、驱动电路和读写电路。他们可以并行、串行工作，也能交叉工作。 存储器的地址在各模块有两种安排方式： 顺序方式 交叉方式 顺序方式：某个模块进行存取时，其他模块不工作，某一模块出现故障时，其他模块可以照常工作。通过增添模块来扩充存储器容量比较方便。但各模块串行工作，存储器的带宽受到了限制。 交叉方式：连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。 （1）顺序方式 假如存储器的容量为32个字，分为4个模块，每个模块8个字。地址按顺序分配给一个模块后，接着再按顺序分配给另一个模块，直至分完. （1）交叉方式 假如存储器的容量为32个字，分为4个模块，每个模块8个字。地址顺序 交叉分配给每个模块，直至分完。同一个模块内的地址都是不连续的. 2.多模块交叉存储器的基本结构 如图所示，主存储器由4个模块M0, M1, M2, M3组成。 每个模块有相同的容量和存取速度，存储器的地址在各模块中交叉安排。各模块各自都有独立的地址寄存器、地址译码器、驱动电路和读写电路。 一般情况下，程序和数据块都是按地址连续的存放，则一定是分别存放在不同模块中，而各个模块可以并行工作，存储器控制部件控制它们分时使用数据总线进行信息传递, 这样一定大大提高存储器的访问速度。 流水线并行传送存取示意图 要实现4个模块4个字的并行读取，而数据线只有一组，所以数据线一定是分时读取，所以4个模块的数据是分别传入到CPU的，因为总线传送周期小于存储周期，所以这样需要的时间也比顺序存取的时间要短。 t t 顺序传送存取示意图 【例4】 设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。问顺序存储器和交叉存储器的带宽各是多少? 解： 带宽：每秒可以读取的信息量，单位为Bit/S 顺序存储器和交叉存储器连续读出4个字的信息总量都是： q=64位×4=256位(Bit) 顺序存储器和交叉存储器连续读出4个字所需的时间分别是： 　　t1=mT=4×200ns=800ns=8×10-7s; 　　t2=T+(m-1) τ =200ns+3×50ns=350ns=35×10-7s 　　顺序存储器和交叉存储器的带宽分别是： 　　W1=q/t1=256÷(8×10-7)=32×107［位/s］; ??? W2=q/t2=256÷(35×10-7)=73×107［位/s］  　相联存储器是按内容访问的存储器。 而不是按照物理地址来访问。 选用来寻址存储器的字段叫做关键字。 相联存储器的基本原理：把存储单元所存内容的某一部分作为检索项(即关键字项)，去检索该存储器，并将存储器中与该检索项符合的存储单元内容进行读出或写入。 在高速缓冲存储器Cache中，相联存储器的关键字是存放cache的标记（主存块地址或其一部分）之用。　　 3.4.3 相联存储器 3.5? cache存储器 3.5.1? cache基本原理 3.5.2? 主存与cache的地址映射 3.5.3? 替换策略 3.5.4? cache的写操作策略 3.5.5? 奔腾PC机的cache 3.5.1 cache基本原理 1.cache的功能 Cache是介于CPU和主存之间的小容量高速存储器，存取速度比主存快，由SRAM组成。它能高速地向CPU提供指令和数据，加