DFE自适应均器的FPGA设计.pdfVIP

摘 要 采用可编程逻辑器件设计电子线路是现代电子技术发展的一种趋 势，它能大大缩短产品研制时间，现在国内外各大公司都采用可编程 逻辑器件来设计电子线路。本论文是以数字可编程逻辑器件来设计 DFE自适应均衡器。设计一个系统，不仅要实现它的算法功能，还需 提高系统性能，如满足一定的频率要求等。作者在对如何用可编程逻 辑器件来设计高速电子线路进行深入的了解和研究基础上，根据DFE 自适应均衡器的原理、结构和功能要求以及所采用的器件的结构特 点，提出了自己的合理设计思想，完成了DFE自适应均衡器的系统设 计，时钟频率达到了51．4MHz，具有很好的性能。本设计采用的软件 是Altera公司的MAX+plus 的器件是Altera公司的FLEXIOk系列。 DFE 关键词：自适应／＼均衡器 FPGA ABSTRACT de— To circuitwith devicesisatrendinthe logic design programming ofmodemelectronic technology．Atbig velopment present，allcompanies at havetakenthismeans．Thisthesisisaimed aDecision—Feed— designing back with which FPGA，inthewriterhas a AdaptiveEqualizer presented schemeand the the design，after basics，struct— design completed analyzing the and structuralcharacteristicsofthe device．The ure，function adopted hasa clockcanattain systemgoodperformance，whose51．4MHz．Inthe softwareis II Altera design，the and adopted MAX+plus producedby Syn— thedevice plifyproducedby isFLEXlok Synplicity，and