超大规模集成电路可测试性设计的应用.pdfVIP

摘要 依照摩尔定律，集成电路发展到今天，已经到了SoC(片上系统)和VLSI (超大规模集成电路)的阶段。因此，它的制造是一个相当复杂的过程，需要经 过百道工艺步骤。制造中任何问题都可能造成晶体管无法正常工作或者是互连线 的断路和短路。所以，芯片的可测试性设计(DFT)就成了一个非常重要的部分。 根据现有的数字系统可测试性理论和度量方法，数字系统的可控制性和可观 测性是与系统的电路结构和数据传输路径的长度有关，而它的测试复杂度(测试 向量长度和宽度、以及所能达到的测试出故障覆盖率)与系统内部存在的环路长 度和数量有关。系统内部环路长度越长测试复杂度越高，系统内部环路数量越多 测试复杂度和难度也越大． 一般的，芯片的设计过程中就需要考虑测试的问题。在电路中进行某些小的 改动就能很容易证实它有没有缺陷。实际中，工程师把自己的设计和各种约束以 脚本的形式，送入EDA工具，让EDA工具自动产生测试向量覆盖芯片绝大部分的 逻辑，使得自动测试机能够检测出哪些芯片是报废的。 本文首先简要阐述集成电路可测试性设计的一些基本概念，接着展开介绍各 种常用的测试方法、故障机理和故障模型，以及常用的测试技术，例如：扫描链 技术，存储器内建自测试技术等。然后简单介绍自动测试向量生成(ATPG)的基 本原理。 司的EDA工具：DFT 方案的可行性，利用扫描链技术和存储器内建自测试技术完成此款芯片的可测试 性设计，最终达到95％的测试覆盖率(96条测试向量)，很好的实现了预定的测 试目标，并最终完成流片。 关键字自动测试向量生成；片上系统；可观铡性；可控制性 Abstract been toMoore’S circuithas According law，theintegration developed and totheSoCandVLSI thefabricationis complex today．So processvery needshundredsof mistake fabricationcausesthe processes．Anyduring at transistorwork ormakesthe andshort the incorrectly open a inIC interconnection．SoDFTbecomesveryimportantphase design． the theoriesand and As developed measurements，thecontrollability on ofthecircuit ofthe thestructure observabilitydigitalsystemdepend the and andthe ofdata its length length path．Andcomplexi