基于中断的UART通信系统设计word格式.docVIP

西南科技大学 嵌入式系统开发技术 课程设计 专 业： 班 级： 学 号： 姓 名： 设计题目： 2010年12月  目录 1 系统设计 2 1.1 UART通信 2 1.2 UART相关寄存器 2 1.3 接口要求 3 1.4基本原理 3 1.5UART的原理方框图 4 1.6. 单元电路的设计 4 1.6.1顶层模块的设计 4 1.6.2波特率发生器 5 1.6.3 UART接收器 6 1.6.4 UART接收器的原理和状态机的设计 6 1.6.5UART接收器的仿真 8 1.6.6 UART发送器 9 2 软件的具体功能和要求 9 2.1 基本要求 9 2.2软件设计平台的介绍及实现方法 10 2.3 程序设计流程图 10 3. 设计总结 11 总结 11 参考文献 11 附录 11 1. 系统 1.1 UART通信 UART（Universal Asynchronous Receiver/Transmitter，通用异步接收/发送装置）用于异步通信，可以实现全双工发送和接收。它不仅可以实现不同之间的通信，还可以实现与PC之间的通信。 S3C2440提供了三个UART端口，它们都可以通过查询、中断和DMA方式传输数据，而且每个UART都分别有一个64个字节的接收FIFO和一个64个字节的发送FIFO。在这里，我们只给出非FIFO模式，即传输数据不利用FIFO缓存地传输。 S3C2440A的UART单元对每个串口使用10多个寄存器，3个串口共使用了30多个寄存器。 ULCONn：线路控制寄存器，用于设定线路的字长度、停止位个数、奇偶校验方式、是否使用红外模式。（看的书中翻译成“线性控制寄存器”，我感觉是不正确的） ?UCONn: 控制寄存器，用于设定操作模式（中断或轮询/DMA）、环回模式、中断方式、时钟选择。?? UFCONn：FIFO控制寄存器，用于控制FIFO操作方式，如是否使用FIFO以及触发级别。 UMCONn：Modem控制寄存器，用于设置是否使用AFC（自动流控制）和RTS。TTL2是不支持流控制的，所以没有UMCON2寄存器。 ?UTRSTATn：收发状态寄存器，可从中读取收发保持寄存器的状态，即是否有数据，仅在非FIFO模式下使用。 UFSTATn：FIFO状态寄存器，可从中读取FIFO状态信息，用于FIFO模式。 ? UMSTATn：Modem状态寄存器，可从中读取Modem状态，即CTS信号状态。TTL2不支持流控制，所以没有UMSTAT2寄存器。 ?UERSTATn：错误状态寄存器，可从中读取接收错误状态。 ?UTXHn和URXHn：收发保持（对非FIFO模式）和缓冲（对FIFO模式）寄存器，用于收发数据。 ? UBRDIV：波特率除数寄存器，用于设定串口通信波特率。 1.3 接口要求 在理解基本实验代码的基础上，掌握UART接口的工作原理，基于程序查询方式的驱动设计。 结合S3C2440处理器的中断处理程序，理解中断机制的原理及实现方法。 编写基于中断的UART通信程序，实现宿主机使用超级终端或者DNW软件，实验箱端使用自编的程序，可以进行实时对话。 1.4基本原理 UART即Universal Asynchronous Receiver Transmitter通用异步收发器，是一种应用广泛的短距离串行传输接口。往往用于短距离、低速、低成本的微机与下拉机的通讯中。8250、8251、NS16450等芯片都是常见的UART器件。常见的UART连接通信图如图所示。 图 UART三线连接通信示意图 图中两边的TXD、RXD信号是交错的。TXD是UART发送端，为输出；RXD是UART接收端，为输入。在TXD、RXD信号线上的电平也不是普通的TTL5V电平，而是RS232的接口电平。基本UART只需要两条信号线（RXD、TXD）就可以完成数据的相互通信，接收与发送是互不干扰的，也是全双工的，这样就大大降低了传送的费用。但要求在TXD、RXD指定一定的规则，以使接收、发送之间能协调一致。 UART的基本概念： （1）在信号线上共有两种状态，可分别用逻辑1和逻辑0来区分。在发送器空闲时，数据线应该保持在逻辑1状态。 （2）起始位（Start Bit）。发送器是通过发送起始位而开始一个字符传送，起始位使数据线处于逻辑0状态，提示接收器数据传输即将开始。 （3）数据位（Data Bits）。起始位之后就是传送数据位。数据位一般为一个字节的数据（也有6位、7位的情况），低位（LSB）在前，高位（MSB）在后。 （4）校验