《DDR2和DDR3SDRAM电路板设计指南》.pdfVIP

4. DDR2 和 DDR3 SDRAM电路板设计指南 November 2012 EMI_DG_004-5.0 EMI_DG_004-5.0 本章节对如何改善系统的信号完整性，以及在系统中成功实现 DDR2 或者 DDR3 SDRAM 接口提供了布局指南。 DDR3 SDRAM 是 DDR SDRAM 系列的第三代，它提供了更低的功耗、更高的数据带宽以及 通过多个片上匹配 (ODT) 选择增强了信号的质量，并且在和现有 DDR2 SDRAM 标准保持 部分向后兼容的基础上提供输出驱动阻抗控制。 本章重点对影响接收器信号质量的以下几个主要因素作了介绍： ■ 调平和动态 ODT ■ 正常使用匹配 ■ 输出驱动器驱动强度设置 ■ 在接收器上负载 ■ 布局指南 由于存储器接口性能的增加 , 电路板设计人员必须更加注意接收器上观测到的信号质 量，这是因为低质量的发送信号可能大幅度降低接收器上数据总的有效裕量。图 4-1 显示了在接收器上观测到的理想和真实信号之间的区别。 图 4-1. 接收器的理想和真实信号 e e g V g V a a t IH t IH l l o o V V V V IL IL Time Time Ideal Real © 2012 Altera Corporation.