层状结构铁电存器的研究.pdf

摘 要 本论文包含铁电薄膜及铁电存储器研究现状的评论、对铁电陶瓷的烧结、BIT 薄膜材料的改良、层状结构铁电薄膜的制备及材料的晶相结构测试分析以及层状结 构铁电薄膜界面电特性的研究。主要内容如下： 1）用特殊的固态反应烧结工艺制备了PZT 及BNT 铁电陶瓷。通过用XRD 及SEM 分析了铁电陶瓷的晶相结构，用RT66 铁电测试仪测定了铁电陶瓷的电滞回线，分析 结果表明，研究表明，采用在800℃预烧、保温2 小时，1100℃终烧、保温 12 h的 烧结工艺，所得的 BNT 铁电陶瓷纯度高 ,致密性好、晶粒均匀,具有良好的铁电性 能。 2）讨论了准分子激光淀积铁电薄膜的基本原理，研究了准分子激光淀积多层结 构铁电薄膜的制备工艺，成功地在 p-Si 100 基片上淀积了 BIT、PZT/BIT 和 BIT/PZT/BIT 等多层结构铁电薄膜。研究了铁电薄膜的晶相结构及表面形貌，测试了 这三种铁电薄膜的电滞回线。结果表明，所制备的铁电薄膜具有较优的铁电性能。 3）用脉冲激光淀积方法在硅底片上淀积具有较好的 c-轴取向的钕置换铋的 Bi Nd Ti O 薄膜，研究了不同的钕掺量及淀积工艺对BNT 薄膜的铁电性能的影响， 4-x x 3 12 结果表明，当钕掺量x 0.8 时，退火温度为680℃时，薄膜具有较优的c-轴取向，在 应用电压为 10V, 测试频率为 1MHz 下，其剩余极化（Pr）及矫顽场（Ec）分别达到 27μC/cm2 和70kV/cm。研究还表明，Nd 充分替代Bi 后的Bi Nd Ti O 薄膜增 3.20 0.80 3 12 10 强了抵抗极化疲劳的能力，疲劳测试结果表明在开关次数达到 10 后仍有较好的抗 疲劳特性。 4）制备了极薄铁电薄膜Au/BIT/p-Si（100）结构与Au/PZT/p-Si（100）并对其 微结构进行了研究，对极薄铁电薄膜的 I-V 曲线的温度特性进行了物理解释，分别 对负电压区的I-T 曲线及正电压区的I-V 曲线进行了拟合，得出两个结论：一是在负 电压区，电流I 与温度T 有关，I-T 关系可用拟合曲线方程 I Aexp（b/T）表示，其 漏电流的输运机制可能主要是界面态或高密度陷阱态的复合有关，这可能是极薄薄 I 2 膜的特点。二是在正电压区，电流I 与温度T 无关，与V 成正比，这与SCLC 空间 2 的电荷限制电流I kV 关系是一致的。 5）对多层结构铁电薄膜的界面电位降及界面能带结构进行了分析，建立了一条 修正的经验幂定律 I A ξV n 和一个层状铁电薄膜电流密度-电压 I-V 曲线的近似公 式，它包括了的非线性系数n 和界面电位降特征参数ξ。由修正的经验幂定律和I-V 曲线近似公式算出界面电位降Vi 与由电容理论及C-V 曲线算出的结果是一致的。 6）由 C-V 曲线理论算出界面电位降 Vi，结果表明，界面电位降与测量电容、 薄膜电容及耗尽层电容有关。在三种结构中，BIT/ PZT/BIT 结构的界面电压降为最 小，其界面效应优于单层和双层结构的界面效应。 7）讨论了多层铁电薄膜界面内建电压，其中Au/BIT/PZT/TBIT/p-Si 100 的ΔVb 最小而 Au/BIT/p-Si 100 的ΔVb 最大，但 Au/BIT/PZT/TBIT/p-Si 100 的ΔVb 与 Au/BIT/p-Si 100 的ΔVb 相差不多。Au/BIT/PZT/TBIT/p-Si 100 的 I-V 特性曲线非对 称的整流特性和P-V 回线的刻印失效（imprint failure ）是最小的而Au/BIT/p-Si 100 的则是最大的。 8）设计并制造了一个新的存储二极管，它是由准分子激光制备的多层铁电薄膜 Au/BIT/PIT/BIT/P-Si（100）结构的MFS。测量它的铁电电滞回线，C-V 特性曲线， d log I C-t 特性曲线，I-V 特性曲线， 与V 的特性曲线以及它们之间相互关系，分 d log V 析了P-V 回线及 I-V 回线中的Vc、Ps、E 和VT 之间的关系，这将是由I-V 特性曲线 控制的一种新的存储器的基础。它的非挥发性、非破坏读出写读功能用波形图表现 出来。 关键词： Au/BIT/PZT/BIT/P-Si 层状铁电薄膜，铁电存储二极管（FMD）， 界面电位降，内建电压，I-V回线，C-V 特性，I-V特性 II Abstract This dissertation includes a review of ferroelectric thin films and ferroelectric me