第二章 DSP芯片结构和CPU外围电路详解.ppt

第二章 DSP芯片结构和CPU外围电路 RRDY_RECEIVE: MOV PORT(#SPCR1_1)，T0 AND #0x0002，T0 BCC RRDY_RECEIVE，T0==#0 ;若RRDY=0，就去查XRDY MOV PORT(#DRR1_1)，T1 ;若RRDY=1，就接收一个数 B XRDY_TRANSMIT 第二章 DSP芯片结构和CPU外围电路 2.7通用输入输出GPIO 一、GPIO口 C5509 DSP 配有一个专门的通用输入输出口GPIO。它由8个相互独立的可编程管脚(IO0~IO7)构成。GPIO口各个管脚的输入或输出由方向寄存器IODIR设定，各个管脚上的输入/输出电平由寄存器IODATA控制。 IOxDIR：0－ 输入，1－ 输出 IOxDATA: 0－低电平，1－高电平 第二章 DSP芯片结构和CPU外围电路 二、通过GPIO进行自举模式设定 在C5509复位时，GPIO口的IO[3:1]还作为DSP自举模式的设定，DSP在复位信号的上升沿采样这三个管脚上的电平，并将它们锁存到自举模式寄存器BOOT_MOD里。在采样以后，这三个管脚就可用作通用输入输出了。 三、GPIO的使用举例 MOV #0x0001，port(#IODIR) ；配置GPIO0为输出 MOV #0x0001，port(#IODATA)；GPIO0输出高电平 DMA控制器 第二章 DSP芯片结构和CPU外围电路 2.8 DMA控制器 通过4个端口和6个通道与DSP的IO资源相连。 内部通过32位宽的DMA总线互联。 能够独立于CPU工作，完成I/O资源间的数据传输，而不影响CPU执行做其它的事情，类似于PC机的后台处理。 有一个EHPI辅助端口和EHPI辅助通道，可以直接和主机相连，DMA的各个传输通道采用时分复用(TDM)的方式分享DMA总线。 第二章 DSP芯片结构和CPU外围电路 注意： 对于EMIF，SARAM，DARAM，外设和EHPI，除了EHPI与外设之间，以及EHPI与其本身不可以使用DMA外，其它相互之间以及自身都可以通过DMA搬运数据。(表6－39) 第二章 DSP芯片结构和CPU外围电路 一、EHPI通道 EHPI端口和EHPI通道为主机专用。外部主机通过EHPI通道可以访问EMIF、SARAM和DARAM。 1、EPHI通道的优先级的问题： 通过对DMA全局控制寄存器DMA_GCR，可以设置EHPI通道的优先级。 当EHPI PRIO＝0时，EHPI通道为低优先级； 当EHPI PRIO＝1时，EHPI通道为高优先级。 第二章 DSP芯片结构和CPU外围电路 2、EHPI通道与其余6个通道分享DSP IO 资源的方式 由DMA全局控制寄存器(DMA_GCR)中的EHPI EXCL字段确定: EHPI EXCL＝0时，为共享模式，即EHPI通道与DMA的其余通道共享EMIF、SARAM和DARAM; EHPI EXCL＝1时，为独占模式，即EHPI通道独占SARAM和DARAM，其余DMA通道只能访问EMIF和外设。 第二章 DSP芯片结构和CPU外围电路 二、DMA通道传输配置 DMA通道的传输过程：先从数据源读入数据，放到通道的FIFO缓冲区里，然后再从FIFO缓冲区取出写到目的端口。 DMA控制器有两套寄存器： 一套为配置寄存器，供CPU写入所需的配置值； 一套为工作寄存器，供DMA通道工作时使用。因此，DMA通道正在执行数据传输时，CPU可以写入下次传输的配置参数，而不影响正在进行的传输。 第六章 DSP芯片内的CPU外围电路 1、数据块、帧和单元 DMA通道一次传输一个数据块(Block)，该数据块由若干帧(Frame)构成，每帧由若干数据单元(Element)构成，每个数据单元又由若干比特构成。 每个数据块包含的帧数由DMA通道数据帧数寄存器(DMA_CFN)指定，范围为1到65535帧。 每帧包含的数据单元数由DMA通道数据单元数量寄存器(DMA_CEN)指定，范围为1到65535. 数据单元的比特数由DMA通道参数寄存器(DMA_CSDP)的DATA TYPE指定 当DATA TYPE＝00时，每个数据单元长8比特； 当DATA TYPE＝01时，每个数据单元长16比特； 当DATA TYPE＝10时，每个数据单元长32比特。 第二章 DSP芯片结构和CPU外围电路 2、传输类型与数据打包 DMA支持的数据传输类型有：8、16、24、32bit。 问