存储器和高速缓存技术资料.pptVIP

若要将存储器地址布置在2400H开始的单元,片选信号如何接线? 分析: A15 A14 A13A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 1 0 0 1 0 0 0000 0000 1 1 1111 1111 第一组地址:2400H~27FFH,译码器输出的第9个信号作片选 0 0 1 0 1 0 0 0 0000 0000 1 1 1111 1111 第二组地址:2800H~2BFFH ,译码器输出的第10个信号作片选 片内寻址 4.4 8086/8088与存储器连接 设CPU引脚已经外围芯片（锁存器、驱动器），可以连接存贮器或I/O接口电路。 以8088系统总线与SRAM连接为例，AB、CB、DB如何连？ 例：用4片6264构成32K×8的存贮区。 片内地址连接A0~A12，高位地址线A19~A13译码后产生6264的片选信号。一般有三种译码方式： 1、全译码法——片内寻址未用的全部高位地址线都参加译码，译码输出作为片选信号，使得每个存贮器单元地址唯一。 译码电路比较复杂。一般用3-8译码器或可编程器件等实现。 2、部分译码法——除片内寻址外的高位地址的一部分来译码产生片选信号（简单） 3、线选法——用除片内寻址外的高位地址线中的任一根做为片选信号，直接接各存储器的片选端来区别各芯片的地址。 例：用4片6264构成32K×8的存贮区。 1. 全译码法 ——高位地址线A19~A13全部参加译码，产生6264的片选信号。 注：MEMW=IO/M+WR MEMR=IO/M+RD 整个32K×8存储器的地址范围： 00000H—07FFFH 仅占用8088 1M容量的32K地址范围。 地址唯一实现 全译码的优点 地址连续 便于扩充 用户扩展存储器地址空间的范围决定了存储芯片的片选信号的实现方式。 全译码的优点 地址唯一实现 地址连续 便于扩充 次高位地址线A15~A13译码后产生片选信号区分4个存储芯片； 最高位地址线A19~A16及IO/M用作片选信号有效的使能控制。 地址总线余下的高位地址线经译码后，做各存储芯片的片选。通常IO/M信号也参与片选译码. 2、部分译码法 ——除片内寻址外的高位地址的一部分来译码产生片选信号（简单）。 缺点：地址重叠，每个地址有 2（20~15）= 25个重叠地址。 令未用到的高位地址全为0，则称为基本存贮器地址。 3．线选法 ——用除片内寻址外的高位地址线中的任一根做为片选信号，直接接各存储器的片选端来区别各芯片的地址。 特点： ① 线选法也有地址重叠区。 ② 地址不连续，但简单。 部分译码实现存储器扩展 线选法实现存储器扩展 线选法实现存储器扩展 例：用线选法产生4片6264 （0#～3#） 片选信号： A16～A13用作片选， A19～A17未用，其它信号（数据线，读写信号）的连接同全译码法连接图。 这时，32K存储器的基本地址范围为： 芯片 A19~A17 A16~A13 A12……A0 地址范围 0＃ 000 0111 00…0至11…1 0E000H~0FFFFH 1＃ 000 1011 00…0至11…1 16000H~17FFFH 2＃ 000 1101 00…0至11…1 1A000H~1BFFFH 3＃ 000 1110 00…0至11…1 1C000H~1DFFFH 注意：软件上必须保证这些片选线每次寻址时只能有一位有效，决不允许多于一位同时有效。 用户扩展存储器地址空间的范围决定了存储芯片的片选信号的 实现方式。 地址总线余下的高位地址线经译码后，做各存储芯片的片选。 通常IO/M信号也参与片选译码。 低位地