中国矿业大学嵌入式课件3.ppt

第二章 ARM体系结构和指令集 主要内容： 1ARM体结构简介 2ARM微处理器结构 3ARM微处理器的寄存器结构 4ARM微处理器的异常处理 5ARM的存储器结构 6ARM微处理器指令系统(见第二部分） 1 ARM体系结构简介 什么是ARM？ 公司名称 微处理器的通称 ARM技术 1.2 ARM 体系结构 32位的ALU 寄存器组织 32*8位乘法器 32*32位桶形移位寄存器 指令译码及控制逻辑 指令流水线 数据/地址寄存器 ARM体系结构版本VII 扩展了的130条指令的Thumb-2指令集； 提供了灵活的媒体加速功能并且简化了系统带宽设计； TrustZone技术，可以对电子支付和数字版权管理之类的应用业务提供可靠的安全措施。 Intel StrongARM SA-1100系列微处理器是采用ARM体系结构高度集成的32位RISC微处理器。 融合Intel公司的设计和处理技术以及ARM体系结构的电源效率，采用在软件上兼容ARM V4，同时兼具Intel技术优点。 3 ARM处理器的寄存器结构 处理器的运行模式 处理器的工作状态 处理器的寄存器组织 存储器结构 ARM处理器有的带有指令cache和数据cache 不带有片内RAM和片内ROM，通过总线外接 Flash memory SDRAM 接口电路参考教材P99 存储器系统的层次结构 在这种存储器分层结构中，上面一层的存储器作为下一层存储器的高速缓存。 CPU寄存器就是cache的高速缓存，寄存器保存来自cache的字； cache又是内存层的高速缓存，从内存中提取数据送给CPU进行处理，并将CPU的处理结果返回到内存中； 内存又是主存储器的高速缓存，它将经常用到的数据从Flash等主存储器中提取出来，放到内存中，从而加快了CPU的运行效率。 嵌入式系统的主存储器容量是有限的，磁盘、光盘或CF、SD卡等外部存储器用来保存大信息量的数据。 在某些带有分布式文件系统的嵌入式网络系统中，外部存储器就作为其他系统中被存储数据的高速缓存。 2.5.1 高速缓冲存储器 cache能够减少内存平均访问时间。 Cache可以分为统一cache和独立的数据／程序cache。 当CPU更新了cache的内容时，要将结果写回到主存中，可以采用写通法（write-through）和写回法（write-back）。 写通法是指CPU在执行写操作时，必须把数据同时写入cache和主存。采用写通法进行数据更新的cache称为写通cache。 写回法是指CPU在执行写操作时，被写的数据只写入cache不写入主存。仅当需要替换时，才把已经修改的cache块写回到主存中。采用写回法进行数据更新的cache称为写回cache。 当进行数据写操作时，cache分为两类:读操作分配cache和写操作分配cache 。 对于读操作分配cache，当进行数据写操作时，如果cache未命中，只是简单地将数据写入主存中。主要在数据读取时，才进行cache内容预取。 对于写操作分配cache，当进行数据写操作时，如果cache未命中，cache系统将会进行cache内容预取，从主存中将相应的块读取到cache中相应的位置，并执行写操作，把数据写入到cache中。 2.5.2 存储管理单元 MMU（Memory Manage Unit, 存储管理单元）在CPU和物理内存之间进行地址转换，将地址从逻辑空间映射到物理空间，这个转换过程一般称为内存映射。 MMU主要完成以下工作： （1）虚拟存储空间到物理存储空间的映射。 （2）存储器访问权限的控制。 （3）设置虚拟存储空间的缓冲的特性。 程序A IRQ服务程序 系统模式 IRQ模式 程序 寄存器组 图示进入异常过程 1. 程序在系统模式下运行用户程序，假定当前处理器状态为Thumb状态、允许IRQ中断； 2. 用户程序运行时发生IRQ中断，硬件完成以下动作： LR_sys SPSR_irq LR_irq LR PC CPSR SPSR SYS 1 ? 0 . . . ? ? ? ? MOD T F I . . . N Z C V 置位I位（禁止IRQ中断） 清零T位（进入ARM状态） 设置MOD位，切换处理器模式至IRQ模式 将下一条指令的地址存入IRQ模式的LR寄存器 将CPSR寄存器内容存入IRQ模式的SPSR寄存器 将跳转地址存入PC，实现跳转 IRQ 0 ? 1 . . . ? ? ? ? BackAddr JumpAddr Jump SYS 1 ? 0 . . . ? ? ? ? “?”表示对该位不关心 在异常处理结束后，异常处理程序完成以下动作： 程序A IRQ服务程序 系统模式 IRQ模式 程序 寄存器组 图示退出异常过程 LR_sys SPSR_irq LR_