实验五__全加器的应用.pptVIP

实验五 全加器的应用 杭州电子科技大学 国家级电工电子实验中心 数字电路与逻辑设计实验 一、实验目的 （1）了解算术运算电路的结构。 （2）掌握半加器、全加器二者之间的区别和联系。 （3）掌握74LS283先行进位全加器的逻辑功能和特点。 （4）掌握全加器的应用。 二、实验所用器件型号及管脚排列 74LS283管脚排列和逻辑符号 （一）半加器 三、实验原理 半加器，即不考虑低位的进位输入的加法器。例如设计一位二进制的半加器。半加器真值表如表所示，由真值表得到 和 ，由表达式得到用门电路实现的半加器电路以及半加器的逻辑符号如图。 半加器电路及逻辑符号 半加器真值表 （二）全加器 相对半加器而言，全加器不仅要考虑两数相加，还要考虑低位向本位的进位。 一位全加器逻辑电路图 一位全加器逻辑符号及扩展 74LS283是TTL双极型并行4位全加器，特点是先行进位，因此运算速度很快，其外形为双列直插，管脚排列和逻辑符号如图2.5.5所示。它有两组4位二进制数输入A4A3A2A1、B4B3B2B1，一个低位向本位的进位输入CI，有一组二进制数输出S4S3S2S1，一个最高位的进位输出CO，该器件所完成的4位二进制加法运算如右图所示。 （三）集成全加器芯片74LS283的应用 74LS283的基本应用如下： 1．完成4位二进制数加法。 因为74LS283本身是全加器，所以可以直接进行4位二进制数加法，例如：A4A3A2A1=1001，B4B3B2B1=1101，CI=0，则输出为C4S4S3S2S1=10110。 2．实现码组变换。 有些码组变换存在加法关系，如8421BCD码转换至余3码，只要在8421BCD码基础上加3（0011）即可实现变换。 3．8421BCD码加法器。 十进制数 二进制加法器的输出（校正电路的输入） BCD码的输出 列 C4 S4 S3 S2 S1 C4 S4 S3 S2 S1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 2 0 0 0 1 0 0 0 0 1 0 3 0 0 0 1 1 0 0 0 1 1 4 0 0 1 0 0 0 0 1 0 0 5 0 0 1 0 1 0 0 1 0 1 6 0 0 1 1 0 0 0 1 1 0 7 0 0 1 1 1 0 0 1 1 1 8 0 1 0 0 0 0 1 0 0 0 9 0 1 0 0 1 0 1 0 0 1 10 0 1 0 1 0 1 0 0 0 0 11 0 1 0 1 1 1 0 0 0 1 12 0 1 1 0 0 1 0 0 1 0 13 0 1 1 0 1 1 0 0 1 1 14 0 1 1 1 0 1 0 1 0 0 15 0 1 1 1 1 1 0 1 0 1 16 1 0 0 0 0 1 0 1 1 0 17 1 0 0 0 1 1 0 1 1 1 18 1 0 0 1 0 1 1 0 0 0 19 1 0 0 1 1 1 1 0 0 1 BCD码加法电路图 P=S4S3+S4S2+C4 4．实现两个4位二进制数相减。 两个4位二进制数相减可以看做两个带符号的4位二进制数相加，即原码的相减变为补码的相加，而正数的补码就是本身，负数的补码是反码加1，这样，A-B=A+（-B），就可利用74LS283实现减法运算。A数照常输入，B数通过反相器输入，加1可以使CI=1得到，这样输出的结果就是两数之差，但是这个结果为补码，要通过CO来判别结果的正负。例如7-3（原码0111-0011）转化为补码相加0111+1101=10100这里CO=1，结果为正数，补码0100等于原码，即结果为+4；而3-7（原码0011-0111）转化为补码相加0011+1001=01100这里CO=0，结果为负数，补码1100还要再求补一次才能得到正确的原码，1100求补为0100，即结果为-4。按习惯，把CO通过非门取反作为符号位。 加法器完成的减法计算电路 （一）基础实验部分 四、实验内容 1．利用74LS283加法器实现二进制加法。 加法器功能测试 加法器功能测试 2．利用74LS283四位二进制加法器实现8421BCD码转换为余3码的电路。 要求写出设计全过程，画出逻辑电路图。 8421BCD码到余3码 3．实现一位8421BCD码的加法运算。 用两块74LS283及门电路实现，要求写出设计全过程，画出逻辑图。输入用逻辑开关，输出用指示灯，改变开关状态，观察输出指示灯的变化，将实验